基于FPGA加速器的SSD目标检测技术研究与实现

发布时间：2021-02-17 19:02

　　近年来众多的研究工作已经表明神经网络（Neural Network,NN）相较于传统算法有着显著的优势,其已经被广泛应用于图像、语音和视频识别等领域。但是由于神经网络对硬件平台的算力和存储需求巨大,导致实际应用存在困难。现有的CPU平台无法提供足够的算力支持,而GPU平台由于有着很高的计算力和易用的开发框架成为神经网络的首选平台。同时,基于FPGA的神经网络加速器也是目前研究的热点,经过特定的硬件设计,FPGA往往可以拥有超过GPU的处理速度,同时兼顾能效比。本文在此背景下,以自动驾驶领域对车辆、行人的实时检测需求为切入点,探索和研究了神经网络目标检测算法在FPGA上的并行加速方法。本文首先研究了神经网络目标检测算法和基于FPGA的神经网络加速器。然后以SSD（Single Shot MultiBox Detector）目标检测算法和ResNet（Deep Residual Network）网络为基础,设计了ResNet18-SSD模型,该模型既保持了VGG-SSD模型准确度,也有效降低了计算和储存复杂度。针对该模型的推理（Inference）过程,本文设计了基于两片Xilinx VU... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：95 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
缩略语对照表
第一章 绪论
    1.1 选题背景及意义
    1.2 国内外研究现状
        1.2.1 基于卷积神经网络的目标检测算法发展现状
        1.2.2 神经网络硬件加速器发展现状
    1.3 论文主要研究内容和组织结构
第二章 Res Net18-SSD算法分析和FPGA硬件加速方法
    2.1 Res Net18-SSD算法分析
        2.1.1 Res Net网络
        2.1.2 SSD目标检测算法
        2.1.3 Res Net18-SSD算法拓扑结构
    2.2 基于FPGA的神经网络加速方法
        2.2.1 数据量化
        2.2.2 基本计算单元设计
        2.2.3 循环展开方式
        2.2.4 系统级设计和优化
    2.3 本章小结
第三章 基于FPGA的Res Net18-SSD算法加速方案
    3.1 加速方案整体设计思路
    3.2 数据的INT8量化
    3.3 单层卷积硬件设计
        3.3.1 基本计算单元的硬件实现
        3.3.2 循环展开和数据复用
        3.3.3 数据流计算及量化方式
    3.4 Res Net旁路层硬件设计
    3.5 pooling层硬件设计
    3.6 sum层硬件设计
    3.7 priorbox层和decodeBBoxes层硬件设计
    3.8 本章小结
第四章 基于FPGA的加速方案实现与系统验证
    4.1 开发平台搭建
        4.1.1 硬件平台
        4.1.2 软件平台
    4.2 FPGA加速方案整体实现
        4.2.1 PCIe模块实现
        4.2.2 核心算法实现
        4.2.3 QSFP模块实现
        4.2.4 上位机程序实现
        4.2.5 实际系统展示
    4.3 整体系统验证与分析
        4.3.1 正确性验证
        4.3.2 检测效果
        4.3.3 检测速度
        4.3.4 时序分析和资源占用率
        4.3.5 功耗
        4.3.6 与其他工作对比
    4.4 本章小结
第五章 总结与展望
    5.1 工作总结
    5.2 研究展望
参考文献
致谢
作者简介


【参考文献】：
硕士论文
[1]基于FPGA的卷积神经网络并行加速体系架构的研究[D]. 殷伟.西安电子科技大学 2018



本文编号：3038392