基于FPGA的幸运成像技术的研究

发布时间：2021-02-19 23:57

　　幸运成像技术是一种事后处理技术,这种技术主要用于消除天文图像中大气湍流的影响,从而获得重建的高分辨率图像。该技术虽然是一种简单可行的图像复原方法,但是由于图像复原是在观测完成后的一段时间内进行,其缺点也是明显的,即天文观测人员对于所拍摄图像的实时信息了解不多,难以及时发现并纠正观测中可能存在的偏差或错误。解决这一问题的办法便是幸运成像算法的实时化,然而传统的基于中央处理器（即CPU）的幸运成像算法难于实时化。不过,近年来,由于现场可编程门阵列（Field-Programmable Gate Array,FPGA）技术的迅猛发展及其并行处理的优势,为幸运成像算法的实时化或准实时化提供了一条可行的途经。本学位论文主要针对这一问题展开研究。为了在FPGA上实现幸运成像算法,首先对幸运成像算法的基本原理进行了分析,在不改变算法基本原理的基础上,为适应所用FPGA芯片逻辑资源的限制,对幸运成像算法中选图、配准、叠加各个子算法模块化的设计方案进行了分析和验证,并给出了本课题对于幸运成像算法的FPGA实现的具体方案及实现过程。在本系统中,核心部分是由Micro SD卡的数据读取模块、DDR3的数据读... 

【文章来源】：昆明理工大学云南省

【文章页数】：92 页

【学位级别】：硕士

【部分图文】：

自适应光学系统结构图

昆明理工大学硕士学位论文在的团队在 FastCam 项目研究过程中，首次将幸运成像技术在 FPGA 硬件上实现，它整个系统的实现采用的是包含 Virtex-4 XC4VSX35 的 FPGA 芯片的开发板，并且在数据存储上均使用的是内部双端口 RAM 模块，在数据传输上采用千兆以太网的传输方式，在原始图片的使用上采用 128×128 像素大小的图像进行幸运成像算法的运算，并最后以640×480的分辨率在VGA显示器上显示最终的高分率图像。他们在论文中虽然对硬件构架进行了描述，同时在算法模块的实现上只对每个模块的实现功能以及所用芯片资源情况进行了介绍，并没有具体算法的 Verilog 语言实现过程。整个 FastCam 系统示意图如图 1.2 所示[18]。

图 2.1 基于 FMT 的图像配准流程图像配准算法，在 2010年北京理工大学的焦继超[31]等将其在现，之后在 2015 年中国科学院国家天文台长春人造卫星观算法运用在幸运成像技术中并在 GPU 平台下实现了该配ellin 变换的配准算法虽然对于幸运成像技术中图像配准适用时由于本课题是将全部的幸运算法运用 FPGA 硬件实现，FPGA 硬件来说计算相对复杂并且由于硬件逻辑及资源的限是以整幅图像中的最大灰值为中心截取所需的成像区域的准法。准完成后，则需要对配准图像进行叠加。对于在传统 CPU 的图像帧数会很多，那么必然会造成叠加后的数据溢出，行的叠加算法并不是单纯的直接像素相加，而是会采用一些取平均值等等，实际上叠加之后取平均值的过程就相当于将 CCD 在拍摄短曝光图像时所引入的部分随机噪声滤除。


本文编号：3041894