微处理器中Cache系统可靠性分析与加固设计研究
发布时间：2021-02-20 00:53
集成电路设计与制造工艺的飞速发展使得特征尺寸越来越小,尤其是进入纳米级工艺之后,电路的阈值电压进一步降低,集成的晶体管数目持续增长,软错误率急剧上升。而缓存系统是宇航应用中的重要组成部分,存储着大量的数据,如果不加以保护,容易受到辐射的影响产生错误。Cache系统对速度、面积和功耗的要求很高,因此在较小的开销下对Cache系统进行有效地保护是非常有意义的。对于Cache系统,针对Cache的不同工作模式,论文设计了对应的加固方法。对于写直达模式,采用交错奇偶校验的方法应对多位翻转的问题。对于写回模式,错误检查与纠正加固方法常用,但是编译码器的延迟对于高速要求的Cache来说,性能开销比较大。论文提出了冗余备份的加固策略,通过增加备份Cache（Replication Cache,RCache）,脏的cacheline备份到RCache中,并且使用延迟开销小的奇偶校验进行数据检错。当检测到错误时,发出强制不命中的信号,对于不脏的cacheline,从底层内存中获取数据,而对于脏的Cacheline,从RCache中获取数据。基于OR1200处理器平台,论文分别验证了交错奇偶校验、汉明码加...
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：65 页
【学位级别】：硕士
【部分图文】：
带有基准的数据压缩方法[35]
哈尔滨工业大学工程硕士学位论文-5-图1-2带路指针的TAG复制缓冲区[37]文献[42]针对编解码方法面积开销较大的问题，提出了一种加固策略，即对于多路组相联，不是给每一路都加一个解码电路，而是对CPU给出的数据进行编码，同时比较校验位和原始数据来判断是否命中，可以较小面积的开销。1.2.2国内研究现状虽然国内对于宇航器件可靠性的研究起步相对较晚，但通过众多学者的不懈努力，已经取得了长足的进步。通过近年来的工作，国内电子科技集团的相关研究单位与高校的微电子研究院在超大规模集成电路抗辐射加固设计与工艺制造方面已取得了一些研究成果，也相继研制成功了许多抗辐射加固水平接近国际先进指标的集成电路产品。国内的抗辐射加固技术逐步从效仿国外的方法到推出自己的新策略，推陈出新的这些前沿技术更加适用于我国自己的航天器件，为国内的宇航卫星事业打下了坚实的基矗不仅如此，国内学者多年的钻研使得我国在抗辐射版图与工艺设计方面也取得了不俗的成绩。文献[43]提出了一种强制不命中的加固方法，即用奇偶校验或者CRC这类只检错不纠错的编码方式，当译码后发现出错时，将原本命中的状态强制变成不命中的状态，使CPU从下一级存储中取得数据，覆盖错误的数据，从而达到了加固的效果，如图1-3所示。
哈尔滨工业大学工程硕士学位论文-6-图1-3CRC编码的强制不命中加固方法[43]文献[9]概括性的提出了多种加固方法，包括SOI工艺加固方法、电路级加固方法和系统级加固方法。具体的方法包括定时冲刷、写穿透和强制不命中等。虽然国内的抗辐射加固技术一直在紧追国外，并且逐渐缩小差距，但集成电路的飞快发展要求我们不能停止钻研的脚步。工艺制程的持续减小急需更加新颖高效的抗辐射加固技术。即使不久前还处于前沿的技术，也会随着宇航器件的快速升级而优势不再。所以，我们要在提升自主研发能力的同时，紧跟国际先进水平，加强对集成电路辐射效应的认识，培养集成电路抗辐射方面的人才。为了促进我国航天事业的持续健康发展，我们必须加大辐射效应基础研究的力度，深入探索各种抗辐射加固技术，全面提高抗辐射集成电路的自主研发能力。1.2.3国内外文献综述简析目前，国外在Cache系统的加固方面趋于成熟，而国内还处于探索阶段，但是随着集成电路的快速发展，国内外的加固技术都需要不断改进与创新才能应对先进制程下的高敏感性，并且做到尽量不降低性能。随着制程不断减小，多位翻转的几率大大提升，再加上一位错误积累成多位错误，所以以前检测单位错误的方法有很大的局限性，需要在性能、面积和功耗都能接受的前提下提出比较可靠
本文编号：3041967
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：65 页
【学位级别】：硕士
【部分图文】：
带有基准的数据压缩方法[35]
哈尔滨工业大学工程硕士学位论文-5-图1-2带路指针的TAG复制缓冲区[37]文献[42]针对编解码方法面积开销较大的问题，提出了一种加固策略，即对于多路组相联，不是给每一路都加一个解码电路，而是对CPU给出的数据进行编码，同时比较校验位和原始数据来判断是否命中，可以较小面积的开销。1.2.2国内研究现状虽然国内对于宇航器件可靠性的研究起步相对较晚，但通过众多学者的不懈努力，已经取得了长足的进步。通过近年来的工作，国内电子科技集团的相关研究单位与高校的微电子研究院在超大规模集成电路抗辐射加固设计与工艺制造方面已取得了一些研究成果，也相继研制成功了许多抗辐射加固水平接近国际先进指标的集成电路产品。国内的抗辐射加固技术逐步从效仿国外的方法到推出自己的新策略，推陈出新的这些前沿技术更加适用于我国自己的航天器件，为国内的宇航卫星事业打下了坚实的基矗不仅如此，国内学者多年的钻研使得我国在抗辐射版图与工艺设计方面也取得了不俗的成绩。文献[43]提出了一种强制不命中的加固方法，即用奇偶校验或者CRC这类只检错不纠错的编码方式，当译码后发现出错时，将原本命中的状态强制变成不命中的状态，使CPU从下一级存储中取得数据，覆盖错误的数据，从而达到了加固的效果，如图1-3所示。
哈尔滨工业大学工程硕士学位论文-6-图1-3CRC编码的强制不命中加固方法[43]文献[9]概括性的提出了多种加固方法，包括SOI工艺加固方法、电路级加固方法和系统级加固方法。具体的方法包括定时冲刷、写穿透和强制不命中等。虽然国内的抗辐射加固技术一直在紧追国外，并且逐渐缩小差距，但集成电路的飞快发展要求我们不能停止钻研的脚步。工艺制程的持续减小急需更加新颖高效的抗辐射加固技术。即使不久前还处于前沿的技术，也会随着宇航器件的快速升级而优势不再。所以，我们要在提升自主研发能力的同时，紧跟国际先进水平，加强对集成电路辐射效应的认识，培养集成电路抗辐射方面的人才。为了促进我国航天事业的持续健康发展，我们必须加大辐射效应基础研究的力度，深入探索各种抗辐射加固技术，全面提高抗辐射集成电路的自主研发能力。1.2.3国内外文献综述简析目前，国外在Cache系统的加固方面趋于成熟，而国内还处于探索阶段，但是随着集成电路的快速发展，国内外的加固技术都需要不断改进与创新才能应对先进制程下的高敏感性，并且做到尽量不降低性能。随着制程不断减小，多位翻转的几率大大提升，再加上一位错误积累成多位错误，所以以前检测单位错误的方法有很大的局限性，需要在性能、面积和功耗都能接受的前提下提出比较可靠
本文编号：3041967
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3041967.html
