8b/10b架构SerDes芯片的设计与实现
发布时间：2021-03-06 12:14
随着市场对高速通信的需求越来越高,与高速通信有关的传输接口技术也成为研究的热点。传统的并行传输接口技术发展到今天已经很难有更大的潜力发挥,而在很多方面都有优势的串行接口逐渐进入研究者的视野,在此背景下,以前尚未完全发挥其潜力的SerDes接口标准成为越来越重要的技术标准。SerDes是英文Serializer（串行器）和Dserializer（解串器）的简称,是目前较为主流的高速串行接口技术。它的两个重要特征是点对点和时分多路复用。作为串行接口SerDes也由发送器和接收器构成,两者集成在同一个芯片内。在应用较为广泛的8b/10b SerDes中,发送器主要由8b/10b编码、并串转换电路、LVDS发送电路等构成,接收机主要由LVDS接收电路、时钟数据恢复电路、串并转换电路和8b/10b解码电路构成。本文着重探讨了SerDes芯片中数据通道上的8b/10b编解码和LVDS收发两个关键的电路模块。编解码电路采用曾经IBM提出的具有较好的直流平衡特点的8b/10b协议来设计,LVDS电路则根据IEEE的LVDS标准结合项目的实际情况来进行设计。研究过程中分别对编解码模块和LVDS收发模块进...
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：70 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 本课题的研究背景及研究意义
1.2 国内外的研究现状
1.3 本论文的主要工作
第二章 SerDes芯片技术
2.1 SerDes接口概述
2.2 SerDes芯片的常用架构
2.2.1 嵌入时钟架构
2.2.2 位交错架构
2.2.3 并行时钟架构
2.2.4 8b/10b架构
2.3 8b/10b SerDes的芯片结构
2.3.1 芯片结构分析
2.3.2 8b/10b编解码原理
2.3.3 LVDS收发电路
2.3.4 锁相环
2.3.5 时钟数据恢复
2.4 本章小结
第三章 8b/10b编解码电路设计
3.1 8b/10b编码电路设计
3.1.1 8b/10b编码子模块
3.1.2 PRBS产生模块
3.2 8b/10b解码电路设计
3.2.1 8b/10b解码子模块
3.2.2 Comma检测模块
3.2.3 PRBS验证模块
3.3 8b/10b编解码电路联合验证
3.4 本章小结
第四章 LVDS收发电路的设计
4.1 LVDS收发电路概述
4.2 LVDS发送电路
4.2.1 电流模主体驱动电路
4.2.2 均衡电路
4.2.3 发送电路整体仿真
4.3 LVDS接收电路
4.3.1 高速采样接收电路
4.3.2 阻抗匹配电路
4.4 发送接收联合仿真
4.5 本章小结
第五章 全芯片的实现与仿真
5.1 全芯片的ESD保护电路
5.2 全芯片的版图实现
5.2.1 实现流程
5.2.2 实现结果
5.3 全芯片仿真
5.3.1 直接耦合条件下的仿真
5.3.2 封装和传输线模型仿真
5.3.3 加电容衰减接收信号下的仿真
5.4 本章小结
第六章 总结与展望
致谢
参考文献
攻读硕士期间取得的研究成果
【参考文献】：
期刊论文
[1]具有预加重功能的LVDS驱动电路[J]. 刘中唯,张涛,刘政林,邹雪城. 微电子学与计算机. 2007(01)
[2]万兆以太网中64B/66B编解码的硬件实现方法[J]. 周晴伦,王勇. 光通信技术. 2006(02)
[3]8B/10B编码器的设计及实现[J]. 李宥谋. 电讯技术. 2005(06)
博士论文
[1]高速SERDES接口芯片设计关键技术研究[D]. 韦雪明.电子科技大学 2012
硕士论文
[1]面向光纤通道的SerDes电路IP化技术研究[D]. 陈超文.电子科技大学 2014
[2]基于SerDes芯片8b/10b编解码电路的设计及验证[D]. 沈竞宇.电子科技大学 2011
[3]基于8b/10b编码技术的SerDes接口电路设计[D]. 李永乾.电子科技大学 2010
[4]高速LVDS收发器的研究与设计[D]. 谢詹奇.上海交通大学 2008
本文编号：3067084
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：70 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 本课题的研究背景及研究意义
1.2 国内外的研究现状
1.3 本论文的主要工作
第二章 SerDes芯片技术
2.1 SerDes接口概述
2.2 SerDes芯片的常用架构
2.2.1 嵌入时钟架构
2.2.2 位交错架构
2.2.3 并行时钟架构
2.2.4 8b/10b架构
2.3 8b/10b SerDes的芯片结构
2.3.1 芯片结构分析
2.3.2 8b/10b编解码原理
2.3.3 LVDS收发电路
2.3.4 锁相环
2.3.5 时钟数据恢复
2.4 本章小结
第三章 8b/10b编解码电路设计
3.1 8b/10b编码电路设计
3.1.1 8b/10b编码子模块
3.1.2 PRBS产生模块
3.2 8b/10b解码电路设计
3.2.1 8b/10b解码子模块
3.2.2 Comma检测模块
3.2.3 PRBS验证模块
3.3 8b/10b编解码电路联合验证
3.4 本章小结
第四章 LVDS收发电路的设计
4.1 LVDS收发电路概述
4.2 LVDS发送电路
4.2.1 电流模主体驱动电路
4.2.2 均衡电路
4.2.3 发送电路整体仿真
4.3 LVDS接收电路
4.3.1 高速采样接收电路
4.3.2 阻抗匹配电路
4.4 发送接收联合仿真
4.5 本章小结
第五章 全芯片的实现与仿真
5.1 全芯片的ESD保护电路
5.2 全芯片的版图实现
5.2.1 实现流程
5.2.2 实现结果
5.3 全芯片仿真
5.3.1 直接耦合条件下的仿真
5.3.2 封装和传输线模型仿真
5.3.3 加电容衰减接收信号下的仿真
5.4 本章小结
第六章 总结与展望
致谢
参考文献
攻读硕士期间取得的研究成果
【参考文献】：
期刊论文
[1]具有预加重功能的LVDS驱动电路[J]. 刘中唯,张涛,刘政林,邹雪城. 微电子学与计算机. 2007(01)
[2]万兆以太网中64B/66B编解码的硬件实现方法[J]. 周晴伦,王勇. 光通信技术. 2006(02)
[3]8B/10B编码器的设计及实现[J]. 李宥谋. 电讯技术. 2005(06)
博士论文
[1]高速SERDES接口芯片设计关键技术研究[D]. 韦雪明.电子科技大学 2012
硕士论文
[1]面向光纤通道的SerDes电路IP化技术研究[D]. 陈超文.电子科技大学 2014
[2]基于SerDes芯片8b/10b编解码电路的设计及验证[D]. 沈竞宇.电子科技大学 2011
[3]基于8b/10b编码技术的SerDes接口电路设计[D]. 李永乾.电子科技大学 2010
[4]高速LVDS收发器的研究与设计[D]. 谢詹奇.上海交通大学 2008
本文编号：3067084
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3067084.html
