一种过采样20-bit SAR ADC的研究与设计
发布时间：2021-03-18 21:40
随着传感技术及数字处理技术的飞速发展,模数转换器（ADC）逐渐成为现今的应用电子设备以及通信设备的核心模块,低功耗,高精度的模数转换器也成为研究模数转换器的主要发展趋势。Successive Approximation Register,SAR（逐次逼近寄存型）ADC因具有功耗低,面积小等优势,是实现低速传感器模块中的首要选择。然而由于结构的限制,单级SAR ADC很难满足高分辨率的需求,因此需要集成多级SAR ADC以提高整体ADC的分辨率。然而随着ADC分辨位数的增加,ADC内部电容的大小呈现指数增加,电容阵列中的单位电容的受KT/C噪声的限制,因此内部电容阵列将占据了很大的面积并且导致电容的失配。电容的失配也会导致SAR ADC的无法达到较高的精度。此外,SAR ADC要完成转换,必须经过指定的时钟周期,才能输出有效的数据。因此该运行方式明显的制约了SAR ADC的速度。为了解决上述问题,本文提出一种采用流水线运行方式的两级SAR ADC,来缩短多级SAR ADC的转换时间。此外本文还采用了C-2C的电容结构,以解决分辨率提高后带来的电容不匹配的问题并且节省了芯片的面积。最后为了...
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：83 页
【学位级别】：硕士
【部分图文】：
ADC结构与速率精度的关系
图 1-2 逐次逼近型 ADC 结构从 SARADC 的 DAC 组成部分进行分类，SARADC 包括电阻型，电容型和阻电容混合型。电阻型 SARADC 的转换速度很快，但是结构内部的电阻串会带较高的静态功耗。而基于电荷重分配结构的电容型 SARADC，则主要以动态功为主，但是对 DAC 电容阵列匹配精度要求很高，如何减少电容型 SAR ADC 的容阵列之间电容的匹配度精度问题是目前的主要研究目标和发展趋势。常见的法有激光修调技术或者采用子 DAC 校准技术等。电阻电容混合型 SAR ADC 就在电阻型 SARADC 和电容型 SARADC 之间的这种设计[16]。目前主流 ADC 中 Sigma-DeltaADC 是分辨率最高的 ADC（一般可达到 1624 位），并且有低通结构和带通结构。与普通的奈奎斯特 ADC 相比，Sigma-DADC 采用了过采样技术，从而减小了 Sigma-Delta ADC 的噪声频谱密度。除此外，Sigma-DeltaADC 还采用了噪声整形技术。该技术能使噪声谱密度在相应的带范围内大幅降低，因此提高输出结果的信噪比[12]。目前 Sigma-Delta ADC 普应用于慢速和中速系统，例如检测装置、数字语音及高精度传感器应用，在数
图 2-2 SAR ADC 算法结构AR ADC 是单比特循环系统。SAR ADC 每次采样电压一定会落到某码的量化区间内，SARADC 的量化过程的实质就是逐步改变并确定二进制输出码的量化区间位置。SARADC 采用了二进制查找法进行化）输入的模拟信号，操作流程如图 2-2 所示。量化全过程是采用了，即从最高位开始比较，比较一次后得出一位，之后系统比较的位最终在完成 N 次比较后输出 N 位的数字编码，从而完成定位（量化比较只出一位结果，所以 SARADC 的结构只需一个比较器[21]。多个整个量化过程，在比较阶段的时钟周期内，电容阵列保持电容极板压，而比较得到的数字结果保存至 SAR 逻辑控制系统，两者同步进
【参考文献】：
期刊论文
[1]一种Σ-△A/D转换器抽取滤波器的设计[J]. 吴倩瑜,张正璠,李儒章,石立春. 微电子学. 2010(02)
[2]一种4ppm/℃曲率补偿CMOS带隙基准源[J]. 郑儒富,俞永康. 微电子学. 2007(01)
[3]一种线性补偿的带隙基准电路[J]. 盛庆华,张亚君,王红义. 微电子学与计算机. 2007(01)
[4]基于FPGA的CSD编码乘法器[J]. 何永泰,黄文卿. 电子测量技术. 2006(04)
[5]模拟/数字转换技术及其发展趋势[J]. 王晶. 微电子学. 2005(03)
[6]ADC和DAC工作原理比较和发展现状[J]. 欧阳文伟. 湖北教育学院学报. 2005(02)
博士论文
[1]混合结构逐次逼近模数转换器研究与设计[D]. 武海军.华南理工大学 2014
[2]纳米级CMOS逐次逼近A/D转换器设计研究与实现[D]. 佟星元.西安电子科技大学 2011
硕士论文
[1]16比特低功耗音频应用Sigma-DeltaADC研究[D]. 刘志明.中国科学技术大学 2010
本文编号：3088973
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：83 页
【学位级别】：硕士
【部分图文】：
ADC结构与速率精度的关系
图 1-2 逐次逼近型 ADC 结构从 SARADC 的 DAC 组成部分进行分类，SARADC 包括电阻型，电容型和阻电容混合型。电阻型 SARADC 的转换速度很快，但是结构内部的电阻串会带较高的静态功耗。而基于电荷重分配结构的电容型 SARADC，则主要以动态功为主，但是对 DAC 电容阵列匹配精度要求很高，如何减少电容型 SAR ADC 的容阵列之间电容的匹配度精度问题是目前的主要研究目标和发展趋势。常见的法有激光修调技术或者采用子 DAC 校准技术等。电阻电容混合型 SAR ADC 就在电阻型 SARADC 和电容型 SARADC 之间的这种设计[16]。目前主流 ADC 中 Sigma-DeltaADC 是分辨率最高的 ADC（一般可达到 1624 位），并且有低通结构和带通结构。与普通的奈奎斯特 ADC 相比，Sigma-DADC 采用了过采样技术，从而减小了 Sigma-Delta ADC 的噪声频谱密度。除此外，Sigma-DeltaADC 还采用了噪声整形技术。该技术能使噪声谱密度在相应的带范围内大幅降低，因此提高输出结果的信噪比[12]。目前 Sigma-Delta ADC 普应用于慢速和中速系统，例如检测装置、数字语音及高精度传感器应用，在数
图 2-2 SAR ADC 算法结构AR ADC 是单比特循环系统。SAR ADC 每次采样电压一定会落到某码的量化区间内，SARADC 的量化过程的实质就是逐步改变并确定二进制输出码的量化区间位置。SARADC 采用了二进制查找法进行化）输入的模拟信号，操作流程如图 2-2 所示。量化全过程是采用了，即从最高位开始比较，比较一次后得出一位，之后系统比较的位最终在完成 N 次比较后输出 N 位的数字编码，从而完成定位（量化比较只出一位结果，所以 SARADC 的结构只需一个比较器[21]。多个整个量化过程，在比较阶段的时钟周期内，电容阵列保持电容极板压，而比较得到的数字结果保存至 SAR 逻辑控制系统，两者同步进
【参考文献】：
期刊论文
[1]一种Σ-△A/D转换器抽取滤波器的设计[J]. 吴倩瑜,张正璠,李儒章,石立春. 微电子学. 2010(02)
[2]一种4ppm/℃曲率补偿CMOS带隙基准源[J]. 郑儒富,俞永康. 微电子学. 2007(01)
[3]一种线性补偿的带隙基准电路[J]. 盛庆华,张亚君,王红义. 微电子学与计算机. 2007(01)
[4]基于FPGA的CSD编码乘法器[J]. 何永泰,黄文卿. 电子测量技术. 2006(04)
[5]模拟/数字转换技术及其发展趋势[J]. 王晶. 微电子学. 2005(03)
[6]ADC和DAC工作原理比较和发展现状[J]. 欧阳文伟. 湖北教育学院学报. 2005(02)
博士论文
[1]混合结构逐次逼近模数转换器研究与设计[D]. 武海军.华南理工大学 2014
[2]纳米级CMOS逐次逼近A/D转换器设计研究与实现[D]. 佟星元.西安电子科技大学 2011
硕士论文
[1]16比特低功耗音频应用Sigma-DeltaADC研究[D]. 刘志明.中国科学技术大学 2010
本文编号：3088973
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3088973.html
