基于PXIe总线的高速数字I/O硬件设计与实现

发布时间：2021-03-22 16:45

　　随着电子设备功能的不断增强,设计的复杂性也在逐渐提高,对于这些设备的测试要求也越来越高,这促进了自动测试系统的发展。而数字I/O作为自动测试系统重要测试模块,既可以作为激励源向测试设备发送0/1数据,还能采集测试设备的0/1数据用于分析,在很多领域得到了广泛的应用。本课题首先就课题研究背景及意义、国内外发展现状做出论述,提出了课题设计指标。结合课题指标提出了利用Virtex-5系列FPGA作为板卡主芯片的硬件设计方案,通过FPGA提供的内部资源,配合外围芯片实现数字I/O所需的功能。不同于市面上所售的数字I/O模块,本课题创新性的采用FPGA动态重配置的方式,配合程控电源芯片使用,实现数据电平切换的功能。该方法不采用逻辑电平转换芯片,因而降低了硬件设计难度,为开发者提供了便利。接着对模块系统电路进行设计,包括配置单元电路、存储单元电路、PXIe单元电路及FPGA去耦网络等。模块采用在线调试及MASTER BPI_UP两种配置模式,根据调试要求,通过模式选择电路进行切换。存储单元设计中,根据高速存储芯片对信号质量的要求,设计了针对地址总线、控制命令信号线及时钟差分信号... 

【文章来源】：北京工业大学北京市 211工程院校

【文章页数】：94 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第1章：绪论
    1.1 课题研究背景及研究意义
    1.2 国内外发展现状
    1.3 论文结构
    1.4 技术难点及关键问题
第2章：数字I/O模块方案设计
    2.1 模块设计指标要求
    2.2 系统总体介绍
    2.3 数字I/O模块总体方案设计
    2.4 PXIe单元设计
    2.5 FPGA控制单元设计
        2.5.1 FPGA选型
        2.5.2 FPGA配置方案选择
    2.6 板卡存储单元设计
        2.6.1 存储芯片选择
        2.6.2 存储芯片控制器
    2.7 逻辑电平切换单元设计
    2.8 系统电源设计
        2.8.1 板卡功耗分析
        2.8.2 电源输出纹波
        2.8.3 电源芯片选择
    2.9 本章小节
第3章:数字I/O模块硬件设计
    3.1 系统总体框图
    3.2 FPGA配置电路设计
    3.3 DDR2 SDRAM电路设计
        3.3.1 单端信号线端接
        3.3.2 差分信号线端接
    3.4 PXIe电路设计
        3.4.1 数据链路
        3.4.2 收发器电源
    3.5 并行数据触发及同步电路
    3.6 FPGA去耦网络设计
        3.6.1 去耦网络分析
        3.6.2 去耦网络设计
    3.7 本章小节
第4章：数字I/O模块PCB设计
    4.1 高速PCB设计
        4.1.1 高速电路定义
        4.1.2 高速信号的确定
        4.1.3 高速PCB设计流程
    4.2 板级仿真
        4.2.1 仿真模型
    4.3 板卡分层
    4.4 板卡布局
    4.5 板卡布线
        4.5.1 阻抗控制
        4.5.2 走线原则
        4.5.3 蛇形走线
        4.5.4 DDR2 SDRAM走线设计
        4.5.5 PXIe布线规则
        4.5.6 电源与地
    4.6 本章小节
第5章：系统功能调试
    5.1 电源系统调试
    5.2 FPGA配置单元调试
    5.3 I2C调试
    5.4 DDR2 SDRAM调试
    5.5 系统联调
    5.6 本章小节
第6章：总结与展望
    6.1 结论
    6.2 展望
附录
参考文献
攻读硕士学位期间所取得的研究成果
致谢



本文编号：3094135