12位高速A/D转换器架构研究及关键电路设计
发布时间：2021-03-23 04:47
无线通信、雷达以及软件无线电技术的高速发展都对A/D转换器提出了向射频端靠拢的要求,要求A/D转换器不但要具备超高速的采样速率,同时还要具备较高的转换精度。在各种高速A/D转换器中,折叠插值ADC具有与全并行ADC相当的转换速度,还具有较小的面积和较低的功耗,同时其精度却可以得到进一步的提高。鉴于折叠插值ADC的上述优势,本文在系统架构层面对其开展研究。本文首先介绍了 ADC的基本原理和主要性能指标,其次,分析了多种模数转换器的结构,并对其优缺点进行了比较。然后,对实际的折叠插值转换器中可能存在的各种非理想因素进行了详细的分析。对预放大电路和级联折叠器这两个关键电路,分析了其工作机理,优化了电路结构和性能,并进行了仿真验证确保设计目标的实现。Cadence Spectre仿真下预放大的3dB带宽为2.761GHz,增益为11.85dB,较大的增益可以抑制输入失调。级联折叠器实现了两级折叠,带宽为2.4GHz。为了解决传统折叠插值架构速度和精度的限制,本文结合运用级联折叠插值技术和级间流水线技术,对传统折叠插值架构进行了改进——在电路设计中采用了级联折叠器,改进了折叠波的倍频效应。级间流...
【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校
【文章页数】：75 页
【学位级别】：硕士
【部分图文】：
图１．１高速数据釆集模块??Ｆｉｇ?１．１?Ｈｉｇｈ－ｓｐｅｅｄ?Ｄａｔａ?Ａｃｑｕｉｓｉｔｉｏｎ?Ｍｏｄｕｌｅ??
ｆｓ??时钟控制??图２．１模数转换器的工作原理??Ｆｉｇ?２．１?ｔｈｅ?Ｗｏｒｋｉｎｇ?Ｐｒｉｎｃｉｐｌｅ?ｏｆ?Ａ／Ｄ?ｃｏｎｖｅｒｔｅｒ??输入信号Ｖｉｎ经滤波处理后，采样保持电路在采样时钟ｆｓ的控制下在时??间上对输入信号进行离散的采样［Ｍ］，随后保持采样值使其在变换过程中保持??不变。经过采保的信号进入量化模块，量化器实际上是一系列比较网络，其??中的比较器将其与己产生的参考电压进行比较，输出〇，１数字结果送入到编??码电路进行编码，输出正确的数字码Ｖｏｕｔ。不论是采样保持电路，还是量化??和编码电路，都由时钟控制电路统一控制。??２．２模数转换器的主要性能指标??模数转换器的性能由几个重要的性能参数来决定。作为典型的数模混合??电路，需要从多个不同层面如换速度、分辨率、有效位数等来对其性能进行??考察［２１］。??（１）
计的ＦＬＡＳＨ?ＡＤＣ可实现６位的精度，速度能达到２ＧＨｚ以上，采用的是双??极型（ｂｉｐｏｌａｒ）工艺。??图２．３为它的工作原理，首先参考电压串产生间隔相等的参考电压，然??后与输入的模拟信号相比较，比较器的输出结果为温度计码，直接送入编码??电路进行编码成数字信号，是最典型的一步转换结构。一个Ｎ位全并行ＡＤＣ??需要２Ｎ－１个参考电压与输入信号Ｖｉｎ相比较，当Ｖｒｅｆ＾ＳＶｉ＾Ｖ＃?１时，第??ｋ？２Ｎ－１个比较器输出“０”，前ｋ－１个比较器输出“１”，即温度计码。最后??输入到编码电路转换成二进制码输出。??Ｖｉｎ??ｒ＼????Ｐｊ＞￣￣ｉ??＜＞????Ｖｒｅｆ（２Ｎ＇ｌ）．??＾?Ｊ＇－＇??Ｎ位数字输出??Ｖｒｅｆ（２Ｎ＊２）?＜?Ｌ＞＇?綱??＇Ｉ?码…＞??；?：?电??卜＾＿路??Ｖｒｅｆ２?＜????；?’?「＇、?：??Ｖｒｅｆｌ?＝＞????图２．３全并行模数转换器??Ｆｉｇ?２．３?Ｆｌａｓｈ?Ａ／Ｄ?Ｃｏｎｖｅｒｔｅｒ??８??
【参考文献】：
期刊论文
[1]A 2 GS/s 8-bit folding and interpolating ADC in 90 nm CMOS[J]. 贺文伟,孟桥,张翼,唐凯. Journal of Semiconductors. 2014(08)
[2]一种8位高速折叠内插A/D转换器的设计[J]. 陈良,刘琨,张正平. 微电子学. 2012(03)
[3]一个低功耗1G-samples/s,6-bit折叠插值ADC芯片设计[J]. 李政,张盛,刘萌萌,杨津,林孝康. 电路与系统学报. 2012(01)
[4]基于Verilog-A行为描述模型的VCO设计[J]. 刘帘曦,杨银堂,朱樟明,付永朝. 电路与系统学报. 2005(06)
博士论文
[1]16位高速CMOS流水线模数转换器关键技术研究[D]. 赵磊.西安电子科技大学 2013
[2]折叠内插模数转换器的高精度设计研究与实现[D]. 李晓娟.西安电子科技大学 2012
[3]折叠内插模数转换器的高速、低功耗低电压设计方法研究[D]. 林俪.复旦大学 2010
[4]8位、500MS/s高速折叠内插模数转换器设计[D]. 曹寒梅.西安电子科技大学 2008
[5]千兆以太网中低电压高速模数转换器设计研究[D]. 陈诚.复旦大学 2005
[6]宽带无线通信收发信机及其若干关键技术研究[D]. 何松柏.电子科技大学 2003
硕士论文
[1]宽带位移测量雷达技术研究[D]. 张潘.重庆大学 2016
[2]一种折叠插值模数转换器的建模与设计[D]. 李沛骋.合肥工业大学 2015
[3]基于CAN总线的数据采集节点设计与实现[D]. 吴志玲.中北大学 2013
[4]高速折叠插值模数转换器的设计[D]. 韩志伟.哈尔滨工业大学 2013
[5]轻量级分组密码算法的功耗分析及防御技术研究[D]. 姜佩贺.哈尔滨工业大学 2013
[6]高速高精度模数转换器中采样保持电路的研究和设计[D]. 付大伟.浙江大学 2012
[7]10位流水线A/D转换器的研究与实现[D]. 张小斌.华南理工大学 2011
[8]65nm工艺下12比特50兆赫兹流水线模数转换器设计研究[D]. 舒光华.复旦大学 2011
[9]10位高速CMOS流水线型ADC设计[D]. 孙竟皓.西安科技大学 2010
[10]超高速ADC折叠内插结构与电路设计[D]. 刘元.电子科技大学 2010
本文编号：3095166
【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校
【文章页数】：75 页
【学位级别】：硕士
【部分图文】：
图１．１高速数据釆集模块??Ｆｉｇ?１．１?Ｈｉｇｈ－ｓｐｅｅｄ?Ｄａｔａ?Ａｃｑｕｉｓｉｔｉｏｎ?Ｍｏｄｕｌｅ??
ｆｓ??时钟控制??图２．１模数转换器的工作原理??Ｆｉｇ?２．１?ｔｈｅ?Ｗｏｒｋｉｎｇ?Ｐｒｉｎｃｉｐｌｅ?ｏｆ?Ａ／Ｄ?ｃｏｎｖｅｒｔｅｒ??输入信号Ｖｉｎ经滤波处理后，采样保持电路在采样时钟ｆｓ的控制下在时??间上对输入信号进行离散的采样［Ｍ］，随后保持采样值使其在变换过程中保持??不变。经过采保的信号进入量化模块，量化器实际上是一系列比较网络，其??中的比较器将其与己产生的参考电压进行比较，输出〇，１数字结果送入到编??码电路进行编码，输出正确的数字码Ｖｏｕｔ。不论是采样保持电路，还是量化??和编码电路，都由时钟控制电路统一控制。??２．２模数转换器的主要性能指标??模数转换器的性能由几个重要的性能参数来决定。作为典型的数模混合??电路，需要从多个不同层面如换速度、分辨率、有效位数等来对其性能进行??考察［２１］。??（１）
计的ＦＬＡＳＨ?ＡＤＣ可实现６位的精度，速度能达到２ＧＨｚ以上，采用的是双??极型（ｂｉｐｏｌａｒ）工艺。??图２．３为它的工作原理，首先参考电压串产生间隔相等的参考电压，然??后与输入的模拟信号相比较，比较器的输出结果为温度计码，直接送入编码??电路进行编码成数字信号，是最典型的一步转换结构。一个Ｎ位全并行ＡＤＣ??需要２Ｎ－１个参考电压与输入信号Ｖｉｎ相比较，当Ｖｒｅｆ＾ＳＶｉ＾Ｖ＃?１时，第??ｋ？２Ｎ－１个比较器输出“０”，前ｋ－１个比较器输出“１”，即温度计码。最后??输入到编码电路转换成二进制码输出。??Ｖｉｎ??ｒ＼????Ｐｊ＞￣￣ｉ??＜＞????Ｖｒｅｆ（２Ｎ＇ｌ）．??＾?Ｊ＇－＇??Ｎ位数字输出??Ｖｒｅｆ（２Ｎ＊２）?＜?Ｌ＞＇?綱??＇Ｉ?码…＞??；?：?电??卜＾＿路??Ｖｒｅｆ２?＜????；?’?「＇、?：??Ｖｒｅｆｌ?＝＞????图２．３全并行模数转换器??Ｆｉｇ?２．３?Ｆｌａｓｈ?Ａ／Ｄ?Ｃｏｎｖｅｒｔｅｒ??８??
【参考文献】：
期刊论文
[1]A 2 GS/s 8-bit folding and interpolating ADC in 90 nm CMOS[J]. 贺文伟,孟桥,张翼,唐凯. Journal of Semiconductors. 2014(08)
[2]一种8位高速折叠内插A/D转换器的设计[J]. 陈良,刘琨,张正平. 微电子学. 2012(03)
[3]一个低功耗1G-samples/s,6-bit折叠插值ADC芯片设计[J]. 李政,张盛,刘萌萌,杨津,林孝康. 电路与系统学报. 2012(01)
[4]基于Verilog-A行为描述模型的VCO设计[J]. 刘帘曦,杨银堂,朱樟明,付永朝. 电路与系统学报. 2005(06)
博士论文
[1]16位高速CMOS流水线模数转换器关键技术研究[D]. 赵磊.西安电子科技大学 2013
[2]折叠内插模数转换器的高精度设计研究与实现[D]. 李晓娟.西安电子科技大学 2012
[3]折叠内插模数转换器的高速、低功耗低电压设计方法研究[D]. 林俪.复旦大学 2010
[4]8位、500MS/s高速折叠内插模数转换器设计[D]. 曹寒梅.西安电子科技大学 2008
[5]千兆以太网中低电压高速模数转换器设计研究[D]. 陈诚.复旦大学 2005
[6]宽带无线通信收发信机及其若干关键技术研究[D]. 何松柏.电子科技大学 2003
硕士论文
[1]宽带位移测量雷达技术研究[D]. 张潘.重庆大学 2016
[2]一种折叠插值模数转换器的建模与设计[D]. 李沛骋.合肥工业大学 2015
[3]基于CAN总线的数据采集节点设计与实现[D]. 吴志玲.中北大学 2013
[4]高速折叠插值模数转换器的设计[D]. 韩志伟.哈尔滨工业大学 2013
[5]轻量级分组密码算法的功耗分析及防御技术研究[D]. 姜佩贺.哈尔滨工业大学 2013
[6]高速高精度模数转换器中采样保持电路的研究和设计[D]. 付大伟.浙江大学 2012
[7]10位流水线A/D转换器的研究与实现[D]. 张小斌.华南理工大学 2011
[8]65nm工艺下12比特50兆赫兹流水线模数转换器设计研究[D]. 舒光华.复旦大学 2011
[9]10位高速CMOS流水线型ADC设计[D]. 孙竟皓.西安科技大学 2010
[10]超高速ADC折叠内插结构与电路设计[D]. 刘元.电子科技大学 2010
本文编号：3095166
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3095166.html
