基于QCA的加法器的设计与评估

发布时间：2021-03-23 17:47

　　为了不断提高芯片的集成度,CMOS器件的特征尺寸在不断地减小。CMOS器件特征尺寸的持续性减小导致了一些不可避免的问题,如高漏电流和高功耗。为了解决这些问题,纳米技术可能是一个很好的选择。在新型纳米器件中,量子元胞自动机（Quantum-dot Cellular Automata,QCA）因具有较高的集成度、较快的运算速度且能够在室温下稳定工作而更有可能取代传统CMOS器件。自提出至今,QCA取得了快速的发展。为了能够设计出高效且稳定的电路,本文总结了QCA电路的设计原则,从最基本的元器件入手分析设计方法,以便搭建任何形式的电路。本文还分析了较为完备的电路评估方法,可以较为客观地评估QCA电路性能的优劣。同时简单地分析了电路的设计方法。这些都是量子元胞自动机电路设计的基础。加法器是数字电路计算的核心,因此性能优良的加法器在整个QCA电路中占据重要的地位。本文总结了目前已提出的三种全加器架构（即R Zhang FA,MR Azghadi FA和V Pudi FA）,通过概率转移矩阵分析找出其中最稳定的架构,进一步地,利用这三种全加器分别构建串行加法器,并从复杂度、不可逆功耗、成本等方面进... 

【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校

【文章页数】：82 页

【学位级别】：硕士

【部分图文】：

不同温度下的双稳态响应曲线

每个时钟区域分配一个元胞Fig3.1Onecellineachclockzone

电路图如图 3.2(a)所示。由图3.2(b)的仿真结果可知，F1、F2 和 F3 的输出结果是正确的。这说明每个时钟区域只分配一个元胞的话，信号极不稳定，因此，一个时钟区域内至少要有两个元胞。3.1.2 一个时钟区域内的最大元胞数为了能够获得稳定的计算，必须保证 QCA 传输线处于基态，要求扭结能 Ek必须要大于 kBT[28]。为了避免元胞处于激发态，一个时钟区域内的元胞数应该满足公式(3.1)。kBEk TN e(3.1)其中 N 指的是一个时钟区域内的最大元胞数，kB表示的是玻尔兹曼常数，T 代表工作温度。一个时钟区域内的元胞数也不能过多


本文编号：3096177