面向缓存一致性优化的高性能片上网络

发布时间：2021-04-04 03:36

　　随着半导体制造工艺不断提升,单个芯片上可以集成的晶体管越来越多。为了芯片性能的继续提升,设计者开始将越来越多的处理器核心和专用知识产权核集成到一块芯片里。然而多核系统在带来了性能提升的同时,还引入了新的问题,其中就包括多个核心之间的数据传输问题和缓存一致性问题。在片上数据传输领域,传统的单核芯片一般采用总线结构。但总线难以支持多核芯片所需的大规模、高并行度、低延迟的数据传输,因此片上网络应运而生。片上网络主要由两种模块组成:网络接口和路由器。一个网络接口一般连接一个本地单元和一个路由器,负责在两者之间进行数据格式的转换。而路由器除了连接网络接口外,多个路由器还会彼此连接,从而实现核心间的数据传输。片上网络的性能指标主要包括传输延迟和最大吞吐率。另一方面,多核芯片还存在缓存一致性的问题。各个私有缓存对同一地址可能保存不同的数据,引起访存错误,因此需要用缓存一致性协议对其进行约束。一致性协议中,一个节点要向多个节点发送相同的内容,因此对多核互联有多播通信的需求。片上网络若不对多播提供硬件支持,多播通信的传输延迟会大大增加,同时增加网络的拥塞,降低网络性能。通过硬件支持多播,片上网络能避免重... 

【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校

【文章页数】：69 页

【学位级别】：硕士

【文章目录】：
摘要
abstract
第一章 绪论
    1.1 研究工作的背景与意义
    1.2 国内外研究历史与现状
    1.3 本论文的创新和贡献
    1.4 本论文的结构安排
第二章 缓存一致性协议和高性能片上网络
    2.1 高速缓存架构
    2.2 多核缓存一致性
        2.2.1 多核缓存一致性的概念
        2.2.2 缓存一致性协议
        2.2.3 缓存一致性协议的多播需求
    2.3 片上网络
        2.3.1 拓扑结构与路由算法
        2.3.2 片上网络数据包格式
        2.3.3 经典路由器微结构
        2.3.4 高性能单周期路由器
    2.4 本章小结
第三章 多播片上网络路由器无死锁缓存单元
    3.1 多播数据包的复制策略
    3.2 数据包复制与死锁分析
        3.2.1 环形死锁分析
        3.2.2 复制机制与同步复制死锁分析
    3.3 无死锁缓存单元
        3.3.1 异步复制使用FIFO的难点
        3.3.2 无死锁缓存单元结构
        3.3.3 解决排头阻塞
    3.4 本章小结
第四章 复制路由器电路设计与实现
    4.1 高性能复制路由器
        4.1.1 路由器总体架构
        4.1.2 路由器子模块互连
        4.1.3 路由器子模块电路设计
            4.1.3.1 无死锁缓存单元电路设计
            4.1.3.2 I2O控制器电路设计
            4.1.3.3 链路控制器电路设计
        4.1.4 高性能复制路由器死锁分析
    4.2 低开销复制路由器
        4.2.1 路由器结构
        4.2.2 输入通道电路设计
    4.3 电路综合结果
    4.4 本章小结
第五章 实验及结果分析
    5.1 仿真设置
    5.2 仿真平台
    5.3 仿真结果及分析
    5.4 本章小结
第六章 总结与展望
    6.1 总结
    6.2 展望
致谢
参考文献
攻读硕士学位期间取得的成果



本文编号：3117654