8位高速折叠插值A/D转换器的研究与设计
发布时间：2021-04-08 05:30
无线网络、信息通讯等高速信号处理领域对ADC的速度和精度的要求越来越高。折叠插值ADC继承了Flash ADC高速度的特点,同时粗细量化同步进行的工作模式极大地减少了比较器的个数,因而减小了系统的面积和功耗开销,成为高速ADC的研究热点,因此设计一种高性能的折叠插值ADC具有重要的理论意义和实际应用价值。本文首先对折叠插值ADC的工作原理进行了阐述,介绍了粗量化通道和细量化通道协同工作的过程,并分别对折叠技术和插值技术的基本原理和电路结构作了详细说明。从系统速度、精度、面积和功耗开销等方面综合考虑,本设计最终采用的是3位粗量化和5位细量化的结构,并选用差分对折叠结构和电压插值结构。其次,通过对传统单级折叠插值ADC结构中存在的非理想因素进行分析,并给出相对应的解决方案,最终采用两级级联的结构以缓解非理想效应的影响,并通过Simulink建立系统理想模型,验证了两级级联结构折叠插值ADC的可行性。在理想模型的基础上,分析了关键模块的参数选取对整体系统性能的影响,指导实际电路的设计。最后,在原理分析和系统级建模的基础上,对折叠插值ADC的关键电路进行了设计仿真,包括：前端预放大电路,并分析...
【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校
【文章页数】：77 页
【学位级别】：硕士
【部分图文】：
图３．５差分对结构折叠电路与输出波形??Ｆｉｇ?３．５?Ｄｉｆｆｅｒｅｎｔｉａｌ?ｐａｉｒ?ｆｏｌｄｉｎｇ?ｃｉｒｃｕｉｔ?ａｎｄ?ｏｕｔｐｕｔ?ｗａｖｅｆｏｒｍ??
输入输出特性可（＾＞１看出，对输入信号的折叠处理使得信号的频率成倍的提高。对??于满量程输入的Ｈ角波信号和正弦波信号，经折叠后得到的信号的斜率分别为ｋｉ、??ｋ２，且ｋ，＝ｋ，，；ｒ／２，如图４．１所示。而对于；角波输入信号和正弦波输入信号，经过??折叠电路处理后的输出信号的频率，可由式（４－１）表示为；??．Ｆ．ｆｉｎ，?输入为王角波??乂?护，?输入为正弦波?件。??式中为输出信号的频率，乂。为输入信号的频率，Ｆ是折叠系数。??．?Ｕ．??Ｊ?？＊?Ｖ??？ｋｏ?／?＼??Ｖ?＼??图４．１分别输入正弦波和Ｈ角波时的折暑输出??Ｆｉｇ?４．１?Ｏｕｔｐｕｔ?ｆｂｌｄｉｎｇ?ｓｉｇｎａｌ?ｏｆ?ｓｉｎｅ?ｗａｖｅ?ａｎｄ?Ｉｒｉａｎｇｌｅ?ｗａｖｅ??２３??
联折叠结构，减小每级折叠电路的折叠系数。??级联折叠的基本思想是将前一级折叠电路的输出作为后一级折叠电路的输入。??在图４．２中分别给出了折叠系数均为９的单级折叠和两级级联折叠结构示意图。??单级折叠??ＡａＩａＡＡ?去本Ｖｄｕｉ??ＴＴ?ＩＴ?下折叠??ｍｍｕｉ?＂＂??ＴｒＴｒＴｒＴｒＴｒＴｒ?Ｍ?ＩＴ?Ｍ??图４．２单级折叠与两级级联折叠电路??Ｆｉｇ?４．２?Ｓｉｎｇｌｅ－ｓｔａｇｅ?ａｎｄ?Ｃ化ｃａｄｅｄ?化Ｉｄｉｎｇ?ｃｉｒｃ山ｔ??从中可Ｗ看出，级联折叠结构将较大的折叠系数分配到两级折叠中，因此降??低了单个折叠器的折叠系数，倍频效应也得到了缓解，折叠后的信号幅值对折叠??器的高增益要求也由两级放大器共同分担完成。在两级级联折叠结构中，当第一??级折叠器处于峰值附近时，第二级折叠器则处于过零点状态，所１＾虽然第一级折??叠器的输出线性度较差，但是第二级折叠器却正好处在线性度最好的区间，从而??减小了?ＤＮＬ误差。此外，第一级折叠电路在设计时应尽量使其增益最大化Ｐ８１，则??其输出信号在往后级传递的过程中，产生的失调电压的大小等效到输入端时就会??得到一定程度的抑制。??虽然级联折叠是在较高折叠系数要求下解决增益带宽限制的较好方法
【参考文献】：
期刊论文
[1]A 2 GS/s 8-bit folding and interpolating ADC in 90 nm CMOS[J]. 贺文伟,孟桥,张翼,唐凯. Journal of Semiconductors. 2014(08)
[2]基于改进ADC模型的电子对抗系统作战效能评估[J]. 成科平. 电子科技. 2013(01)
[3]单通道8bit 1.4 GS/s折叠内插ADC[J]. 张有涛,李晓鹏,张敏,刘奡,钱峰,陈辰. 固体电子学研究与进展. 2011(04)
[4]A digital calibration technique for an ultra high-speed wide-bandwidth folding and interpolating analog-to-digital converter in 0.18-μm CMOS technology[J]. 余金山,张瑞涛,张正平,王永禄,朱璨,张磊,俞宙,韩勇. 半导体学报. 2011(01)
[5]改进的低功耗两步式ADC结构[J]. 熊莉英,宁宁,吴霜毅,刘源. 微计算机信息. 2006(14)
[6]一个10位、50MS/s CMOS折叠流水结构A/D转换器[J]. 李志刚,石寅,于云华,刘扬. 半导体学报. 2004(06)
[7]解析逐次逼近ADC[J]. 魏智. 国外电子元器件. 2003(02)
[8]高速高精度AD变换器在雷达跟踪系统中的应用[J]. 方霞芳,杨文华. 上海航天. 2001(04)
博士论文
[1]折叠内插模数转换器的高精度设计研究与实现[D]. 李晓娟.西安电子科技大学 2012
硕士论文
[1]超高速ADC时钟稳定与编码电路设计[D]. 徐江.电子科技大学 2010
本文编号：3124944
【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校
【文章页数】：77 页
【学位级别】：硕士
【部分图文】：
图３．５差分对结构折叠电路与输出波形??Ｆｉｇ?３．５?Ｄｉｆｆｅｒｅｎｔｉａｌ?ｐａｉｒ?ｆｏｌｄｉｎｇ?ｃｉｒｃｕｉｔ?ａｎｄ?ｏｕｔｐｕｔ?ｗａｖｅｆｏｒｍ??
输入输出特性可（＾＞１看出，对输入信号的折叠处理使得信号的频率成倍的提高。对??于满量程输入的Ｈ角波信号和正弦波信号，经折叠后得到的信号的斜率分别为ｋｉ、??ｋ２，且ｋ，＝ｋ，，；ｒ／２，如图４．１所示。而对于；角波输入信号和正弦波输入信号，经过??折叠电路处理后的输出信号的频率，可由式（４－１）表示为；??．Ｆ．ｆｉｎ，?输入为王角波??乂?护，?输入为正弦波?件。??式中为输出信号的频率，乂。为输入信号的频率，Ｆ是折叠系数。??．?Ｕ．??Ｊ?？＊?Ｖ??？ｋｏ?／?＼??Ｖ?＼??图４．１分别输入正弦波和Ｈ角波时的折暑输出??Ｆｉｇ?４．１?Ｏｕｔｐｕｔ?ｆｂｌｄｉｎｇ?ｓｉｇｎａｌ?ｏｆ?ｓｉｎｅ?ｗａｖｅ?ａｎｄ?Ｉｒｉａｎｇｌｅ?ｗａｖｅ??２３??
联折叠结构，减小每级折叠电路的折叠系数。??级联折叠的基本思想是将前一级折叠电路的输出作为后一级折叠电路的输入。??在图４．２中分别给出了折叠系数均为９的单级折叠和两级级联折叠结构示意图。??单级折叠??ＡａＩａＡＡ?去本Ｖｄｕｉ??ＴＴ?ＩＴ?下折叠??ｍｍｕｉ?＂＂??ＴｒＴｒＴｒＴｒＴｒＴｒ?Ｍ?ＩＴ?Ｍ??图４．２单级折叠与两级级联折叠电路??Ｆｉｇ?４．２?Ｓｉｎｇｌｅ－ｓｔａｇｅ?ａｎｄ?Ｃ化ｃａｄｅｄ?化Ｉｄｉｎｇ?ｃｉｒｃ山ｔ??从中可Ｗ看出，级联折叠结构将较大的折叠系数分配到两级折叠中，因此降??低了单个折叠器的折叠系数，倍频效应也得到了缓解，折叠后的信号幅值对折叠??器的高增益要求也由两级放大器共同分担完成。在两级级联折叠结构中，当第一??级折叠器处于峰值附近时，第二级折叠器则处于过零点状态，所１＾虽然第一级折??叠器的输出线性度较差，但是第二级折叠器却正好处在线性度最好的区间，从而??减小了?ＤＮＬ误差。此外，第一级折叠电路在设计时应尽量使其增益最大化Ｐ８１，则??其输出信号在往后级传递的过程中，产生的失调电压的大小等效到输入端时就会??得到一定程度的抑制。??虽然级联折叠是在较高折叠系数要求下解决增益带宽限制的较好方法
【参考文献】：
期刊论文
[1]A 2 GS/s 8-bit folding and interpolating ADC in 90 nm CMOS[J]. 贺文伟,孟桥,张翼,唐凯. Journal of Semiconductors. 2014(08)
[2]基于改进ADC模型的电子对抗系统作战效能评估[J]. 成科平. 电子科技. 2013(01)
[3]单通道8bit 1.4 GS/s折叠内插ADC[J]. 张有涛,李晓鹏,张敏,刘奡,钱峰,陈辰. 固体电子学研究与进展. 2011(04)
[4]A digital calibration technique for an ultra high-speed wide-bandwidth folding and interpolating analog-to-digital converter in 0.18-μm CMOS technology[J]. 余金山,张瑞涛,张正平,王永禄,朱璨,张磊,俞宙,韩勇. 半导体学报. 2011(01)
[5]改进的低功耗两步式ADC结构[J]. 熊莉英,宁宁,吴霜毅,刘源. 微计算机信息. 2006(14)
[6]一个10位、50MS/s CMOS折叠流水结构A/D转换器[J]. 李志刚,石寅,于云华,刘扬. 半导体学报. 2004(06)
[7]解析逐次逼近ADC[J]. 魏智. 国外电子元器件. 2003(02)
[8]高速高精度AD变换器在雷达跟踪系统中的应用[J]. 方霞芳,杨文华. 上海航天. 2001(04)
博士论文
[1]折叠内插模数转换器的高精度设计研究与实现[D]. 李晓娟.西安电子科技大学 2012
硕士论文
[1]超高速ADC时钟稳定与编码电路设计[D]. 徐江.电子科技大学 2010
本文编号：3124944
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3124944.html
