一种用于CMOS图像传感器的高速高精度低功耗LVDS驱动器设计
发布时间：2021-04-09 15:29
针对宇航超大面阵（15k×15k）CMOS图像传感器中读出链路后级对串行数据接口高速、高精度、低功耗以及驱动大容性负载的需求,提出了一种基于沟道长度分割的方法和预加重技术相结合的低压差分信号（low voltage differential signal,LVDS）驱动器设计方案。与常见设计方案相比,该方案采用沟道长度分割补偿方法在兼顾运放增益的同时,有效提高单位增益带宽;其次采用预加重技术对LVDS驱动器进行高频分量补偿,提高大容性负载驱动能力和高速信号完整性。仿真结果表明:基于沟道长度分割补偿法有效提高了共模反馈电压信号的精度,仿真验证了实际共模电压信号变化小于15 mV;采用预加重技术对高速传输过程中损失的高频分量进行幅度增强,有效改善了高速数据传输过程中信号眼图质量,同时传输速率和驱动负载能力均提升2倍以上（1.2 Gb/s@12 pF）,静态电流消耗仅为4.6 mA@12 pF,所提出的LVDS驱动器设计方案采用典型0.18μm CMOS工艺设计实现。
【文章来源】：西北工业大学学报. 2020,38(02)北大核心EICSCD
【文章页数】：9 页
【部分图文】：
LVDS发送器器整体结构
LVDS驱动器整体结构由图1中3个模块组成,其中模块A为单端转差分电路(single to differential,S2D)、模块B为预加重功能电路(PRE_EMPHASIS)、模块C为LVDS主驱动器电路。文中提出的高速高精度低功耗LVDS驱动器晶体管级电路如图2所示。图2中,DVDD-1V8表示1.8 V数字电源电压,DVSS-1V8表示1.8 V对应的数字地。VCM表示LVDS驱动器的共模反馈电压,Vref表示参考电压,IBIAS2表示电流漏I2的偏置电压,I1和I2分别为PMOS电流源和NMOS电流漏,I3和I4分别为预加重时的电流源和电流漏,切换开关S1和S2的控制时序由预加重逻辑电路产生。左侧电路为高增益宽带运算放大器电路,右侧电路为典型桥型开关电流源的改进结构电路,增加了预加重功能。
单端转差分信号电路实现将高速单端数字逻辑信号转换成2路相位相差180°的差分信号。首先需要将待传输的高速数字信号经过由2个反相器组成的buffer电路缓冲后,一路经过由2个反相器组成的缓冲器电路,另一路经过一个反相器实现相位翻转180°,从而得到一路与输入信号同相另一路与输入信号反相的差分信号,接着再经过一对由反相器交叉耦合对组成的边沿对齐电路,实现差分信号边沿对齐的功能,最后再分别经过一个buffer驱动电路后得到差分信号LVDS-DIFF-P和LVDS-DIFF-N,图3为所设计的单端转差分信号电路。2.2 主驱动器电路设计
本文编号：3127870
【文章来源】：西北工业大学学报. 2020,38(02)北大核心EICSCD
【文章页数】：9 页
【部分图文】：
LVDS发送器器整体结构
LVDS驱动器整体结构由图1中3个模块组成,其中模块A为单端转差分电路(single to differential,S2D)、模块B为预加重功能电路(PRE_EMPHASIS)、模块C为LVDS主驱动器电路。文中提出的高速高精度低功耗LVDS驱动器晶体管级电路如图2所示。图2中,DVDD-1V8表示1.8 V数字电源电压,DVSS-1V8表示1.8 V对应的数字地。VCM表示LVDS驱动器的共模反馈电压,Vref表示参考电压,IBIAS2表示电流漏I2的偏置电压,I1和I2分别为PMOS电流源和NMOS电流漏,I3和I4分别为预加重时的电流源和电流漏,切换开关S1和S2的控制时序由预加重逻辑电路产生。左侧电路为高增益宽带运算放大器电路,右侧电路为典型桥型开关电流源的改进结构电路,增加了预加重功能。
单端转差分信号电路实现将高速单端数字逻辑信号转换成2路相位相差180°的差分信号。首先需要将待传输的高速数字信号经过由2个反相器组成的buffer电路缓冲后,一路经过由2个反相器组成的缓冲器电路,另一路经过一个反相器实现相位翻转180°,从而得到一路与输入信号同相另一路与输入信号反相的差分信号,接着再经过一对由反相器交叉耦合对组成的边沿对齐电路,实现差分信号边沿对齐的功能,最后再分别经过一个buffer驱动电路后得到差分信号LVDS-DIFF-P和LVDS-DIFF-N,图3为所设计的单端转差分信号电路。2.2 主驱动器电路设计
本文编号：3127870
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3127870.html
