一种采用PV补偿的输出缓冲器设计
发布时间：2021-04-10 22:27
提出了一种采用工艺、电压（PV）补偿的输出缓冲器,以减小PV变化对输出信号压摆率的影响。采用非门与四个相同类型MOS管连接,实现全工艺角的探测。PV探测电路的输出电压与对应的偏置电压比较后得到补偿逻辑组合。在电压探测电路中,采用带隙基准电路产生偏置电压,以避免误码补偿。该输出缓冲器采用SMIC 90 nm CMOS工艺进行设计,版图面积为0.018 mm2。仿真结果表明,在全工艺角、20 pF负载的条件下,最高传输频率为650 MHz/500 MHz。相比于电路补偿前,VDDIO为1.2 V时,输出信号上升、下降压摆率差值分别减小了30.1%、31.8%;VDDIO为2.5 V时,输出信号上升、下降压摆率差值分别减小了27.6%、29.3%。
【文章来源】：微电子学. 2020,50(01)北大核心
【文章页数】：5 页
【部分图文】：
采用PV补偿的输出缓冲器
Vg1电平转换电路如图2所示。VDDIO是混合电压输出级的工作电压。在VDDIO=1.2/2.5 V下,Vg1电平转换电路给输出级PMOS提供合适的偏置电压VG1OUT。在VDDIO=1.2 V时,VG2置为0;VDDIO=2.5 V时,VG2置为1。VDOUT是经输出缓冲器后实现的电平转换输出电压。VDDIO=1.2 V时,VG1OUT需要输出一个1.2/0 V的方波信号。由于VG2为0,VG2控制与非门输出高电平VDD,所以PM3、PM4管截止。VG2INV控制的NM3、NM4管的开启状态取决于VDOUT的变化,同时NM1、NM2管能够保证NM3、NM4管出现过栅压。同理,VDDIO=2.5 V时,VG1OUT需要输出一个2.5/1.2 V的方波信号。由于VG2为“1”,VG2INV为“0”,所以NM3、NM4管截止。在VDOUT为“0”时,PM4管截止,PM3管的漏电压为VDD,因此,VG1OUT输出电压等于VDDIO(2.5 V)。在VDOUT为“1”时,PM4管导通,VG1OUT输出电压等于VDD。
P-MOS工艺角探测编码电路包括1个非门和4个相同尺寸的PMOS管PM5～PM8,结构如图3所示。由于输出级始终有1组MOS管处于导通,所以探测编码电路的编码信号只需要设置2位。在SS、TT与TT、FF之间选定2个参考电压值。探测电路的输出从VDD开始变化,所以接比较器的正端,参考电压Vbias接负端。例如,在FF工艺角下,2个参考电压都比FF的电压大,逻辑输出则为00。同理,TT工艺角下,逻辑输出为10。SS工艺角下,逻辑输出为11。P-MOS工艺角探测电路的编码真值表如表2所示。
本文编号：3130442
【文章来源】：微电子学. 2020,50(01)北大核心
【文章页数】：5 页
【部分图文】：
采用PV补偿的输出缓冲器
Vg1电平转换电路如图2所示。VDDIO是混合电压输出级的工作电压。在VDDIO=1.2/2.5 V下,Vg1电平转换电路给输出级PMOS提供合适的偏置电压VG1OUT。在VDDIO=1.2 V时,VG2置为0;VDDIO=2.5 V时,VG2置为1。VDOUT是经输出缓冲器后实现的电平转换输出电压。VDDIO=1.2 V时,VG1OUT需要输出一个1.2/0 V的方波信号。由于VG2为0,VG2控制与非门输出高电平VDD,所以PM3、PM4管截止。VG2INV控制的NM3、NM4管的开启状态取决于VDOUT的变化,同时NM1、NM2管能够保证NM3、NM4管出现过栅压。同理,VDDIO=2.5 V时,VG1OUT需要输出一个2.5/1.2 V的方波信号。由于VG2为“1”,VG2INV为“0”,所以NM3、NM4管截止。在VDOUT为“0”时,PM4管截止,PM3管的漏电压为VDD,因此,VG1OUT输出电压等于VDDIO(2.5 V)。在VDOUT为“1”时,PM4管导通,VG1OUT输出电压等于VDD。
P-MOS工艺角探测编码电路包括1个非门和4个相同尺寸的PMOS管PM5～PM8,结构如图3所示。由于输出级始终有1组MOS管处于导通,所以探测编码电路的编码信号只需要设置2位。在SS、TT与TT、FF之间选定2个参考电压值。探测电路的输出从VDD开始变化,所以接比较器的正端,参考电压Vbias接负端。例如,在FF工艺角下,2个参考电压都比FF的电压大,逻辑输出则为00。同理,TT工艺角下,逻辑输出为10。SS工艺角下,逻辑输出为11。P-MOS工艺角探测电路的编码真值表如表2所示。
本文编号：3130442
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3130442.html
