基于QCA特性的异或门电路的设计

发布时间：2021-04-29 09:26

　　在过去的几十年,数字集成电路的技术得到飞速的发展。随着集成化程度的提高和器件尺寸的减小,半导体器件越来越接近其物理极限。CMOS器件会面临着高功耗,串扰等无法避免的问题,严重影响了集成电路的发展。因此,找到一种替代CMOS的新型器件的必要性越来越高。其中,量子点元胞自动机（Quantum-dot Cellular Automata,QCA）作为一种新兴的纳米级数字电路制造技术,具有功耗低、集成度高、速度快的特点,并且可以解决传统CMOS器件中因器件尺寸缩小带来的问题。众多优点使它可能替代传统CMOS器件。在QCA电路中,传递信息的方法与传统电路不同,它是通过电子间库仑力的相互作用来实现的,一个元胞可以对影响半径内的其它元胞产生极化影响。基于这种特性,使得QCA电路有着不同的设计方法。为了设计出能耗低,延迟低的电路,需要对不同的设计方法进行评估。本文总结了现有的QCA异或门,并对这些异或门基于4种设计方法进行分类。在此基础上对这些异或门进行分析,通过比较分析得出最适合异或门的设计方法。根据分析比较得到的结果,本文基于元胞间响应提出了一个低能耗,低延迟的新型异或门电路,并通过功能仿真和物理... 

【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校

【文章页数】：78 页

【学位级别】：硕士

【文章目录】：
致谢
摘要
abstract
第一章 绪论
    1.1 课题研究背景
    1.2 目前研究进展
    1.3 研究内容以及章节安排
第二章 QCA基础知识
    2.1 QCA元胞
        2.1.1 四量子点元胞
        2.1.2 五量子点元胞
        2.1.3 其它类型的元胞
        2.1.4 QCA元胞间响应
    2.2 QCA时钟
    2.3 QCA基本器件单元
        2.3.1 直线传输线
        2.3.2 弯角传输线
        2.3.3 扇出传输线
        2.3.4 反相器
        2.3.5 三输入择多门
        2.3.6 五输入择多门
    2.4 QCA交叉结构
        2.4.1 共面交叉
        2.4.2 异面交叉
    2.5 QCA电路设计规则
        2.5.1 最小元胞数
        2.5.2 最大元胞数
        2.5.3 最小传输线距离
        2.5.4 择多门设计规则
        2.5.5 交叉线设计规则
    2.6 常见的QCA电路评估方法
        2.6.1 面积
        2.6.2 元胞数
        2.6.3 时钟延迟
        2.6.4 元胞类型
        2.6.5 交叉类型
        2.6.6 能量耗散
    2.7 QCA电路仿真软件
        2.7.1 数字逻辑仿真引擎
        2.7.2 非线性逼近仿真引擎
        2.7.3 双稳态仿真引擎
        2.7.4 仿真引擎的总结
    2.8 本章小结
第三章 QCA异或门的评估与分析
    3.1 基于与或逻辑的异或门
    3.2 基于择多逻辑的异或门
    3.3 基于特殊结构的异或门
    3.4 基于元胞间响应的异或门
    3.5 异或门分析
    3.6 本章小结
第四章 新型异或门的设计与分析
    4.1 新型异或门结构
    4.2 新型异或门的物理证明
    4.3 新型异或门分析
        4.3.1 性能分析
        4.3.2 能耗分析
    4.4 基于新型异或门的组合电路设计
        4.4.1 奇偶校验器
        4.4.2 加法器
    4.5 基于新型异或门的时序电路设计
    4.6 本章小结
第五章 总结与展望
    5.1 本文总结
    5.2 展望
参考文献
攻读硕士学位期间的学术活动及成果情况



本文编号：3167279