图像连通域并行标记与特征值统计IP设计与验证

发布时间：2021-05-12 03:01

　　图像目标特征提取是目标识别的重要环节,连通域标记是目标特征提取的必要步骤,具有广泛的应用需求和场景,主要应用于自动目标识别与跟踪等嵌入式图像处理系统。系统往往需要对图像进行迭代分割,并多次调用连通域标记与特征值统计模块进行目标特征提取,对模块的处理速度提出很高的要求。采用软件实现图像连通域标记与特征值统计速度慢,很难满足系统的实时性要求,因此一般采用硬件加速模块,利用硬件并行性的优势,获得比软件更高的处理速度。本文设计了基于FPGA实现的图像连通域并行标记与特征值统计IP,IP在对连通域标记的同时统计特征值,不需要缓存标记中间结果图像,最终输出各个连通区域特征值,减少了资源开销和处理时间。IP每个时钟周期处理8个像素,数据通过率高,能够应用于实时性要求高且硬件资源有限的嵌入式图像处理系统。针对IP初步标记电路关键路径延迟大的问题,提出采用模块化电路和超前计算新临时标记值架构实现并行标记,避免初步标记电路加法器级连,减少了关键路径延迟,提高了电路工作频率。针对IP输入数据格式与初步标记电路输入数据格式不匹配的问题,提出采用数据拼接算法和统一的状态机实现数据拼接,利用较少的资源解决了输入数... 

【文章来源】：华中科技大学湖北省 211工程院校 985工程院校 教育部直属院校

【文章页数】：93 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
缩略语
1 绪论
    1.1 课题研究背景和意义
    1.2 国内外研究现状
    1.3 本文研究内容
    1.4 本文结构安排
2 算法研究与并行方案设计
    2.1 逐像素标记与特征值统计算法
        2.1.1 初步标记
        2.1.2 特征值统计
        2.1.3 等价关系整理及特征值合并
    2.2 关键问题分析
    2.3 关键路径优化方案
        2.3.1 算法优化方案
        2.3.2 架构优化方案
    2.4 并行数据准备方案
        2.4.1 数据拼接算法
        2.4.2 数据拼接状态机
    2.5 数据传输方案
    2.6 本章小结
3 IP整体架构与内部模块设计
    3.1 工作环境
    3.2 功能定义
    3.3 整体架构
    3.4 数据拼接模块
    3.5 初步标记模块
    3.6 等价对保存模块
    3.7 特征值统计模块
    3.8 等价表及特征表整理模块
    3.9 本章小结
4 IP功能仿真验证及综合
    4.1 功能点描述及验证计划制定
    4.2 功能验证流程与测试环境设计
    4.3 电路功能验证结果
    4.4 电路综合及布局布线结果
    4.5 性能参数比较
    4.6 本章小结
5 工作总结和展望
    5.1 全文总结
    5.2 工作展望
致谢
参考文献
附录 攻读学位期间发表论文目录



本文编号：3182604