基于pay-per-use机制的FPGA知识产权保护技术研究

发布时间：2021-05-19 05:48

　　现场可编程门阵列（FPGA）作为重复可编程逻辑器件,在过去的几十年中被广泛应用于大多数数字系统的开发。与专用集成电路（ASIC）相比,FPGA具有密度高、可重复编程的灵活性、非重复性工程成本（NRE）低、产品上市时间快等优点,这些优点使FPGA成为医学、通信、消费电子、军事装备等各种应用领域流行的设计平台,但也同样导致FPGA成为剽窃盗版的主要目标。随着半导体工艺技术的快速发展,集成电路（IC）设计复杂度不断提高,这使得单一主体在FPGA上设计一个完整的高级的功能系统成为一项几乎无法完成的任务。因此,可重用的知识产权（IP）设计模块被广泛应用于越来越复杂的FPGA开发平台,以减轻设计人员的工作负担,提高设计效率并缩短设计开发的周期。然而,流行是把双刃剑,IP核的普及流行在为集成电路设计开发带来便利的同时,也同样为IP侵权打开了方便之门。FPGA或IP设计是由字符串表示的,这些字符串也被称为比特流,因此通过窃听等手段复制有价值的设计是容易实现的。仿冒ASIC是一项耗时、费力、且价格昂贵的工作,相比之下,盗取和复制配置比特流则相对简单,因此FPGA成了这些恶意窃贼的主要目标。不幸的是,近年... 

【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校

【文章页数】：66 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
Acknowledgement
Nomenclature
Chapter1 Introduction
    1.1 The Phenomenon of IP Piracy
    1.2 Types of IP Threat and Current Protection Techniques
    1.3 PUF Introduction and Application in IP Protection
    1.4 Motivations and Objectives
    1.5 Organization of the Dissertation
Chapter2 Literature Review
    2.1 Digital Signature-based Scheme
    2.2 Bitstream Encryption-based Scheme
    2.3 Pay-per-use Licensing Model
    2.4 PUF-FSM Binding Scheme
    2.5 Research and Extraction Method of PUF
    2.6 Summary
Chapter3 A New Pay-per-use Scheme for FPGA IP Protection
    3.1 Overview of the Proposed Pay-per-use Scheme
    3.2 The Design to Retrieve PUF Response
    3.3 The Locking Scheme on FSM
        3.3.1 The Structure of Expanded EFSM
        3.3.2 The Structure of Pseudo Reset States
        3.3.3 The Number of States in EFSM
    3.4 The Design of Controller
    3.5 The Generation of License and an Illustrative Example
    3.6 Summary
Chapter4 Experimental Results and Security Analysis of the Proposed Scheme
    4.1 Experimental Results and Analysis
        4.1.1 Experiments Implemented on Design Compiler
        4.1.2 Experiments Implemented on FPGA
    4.2 Analysis of Security
    4.3 Summary
Conclusions
References
Author’s Publications



本文编号：3195235