基于APB总线的多功能PWM核设计
发布时间：2021-06-11 07:05
PWM（脉冲宽度调制）是利用数字信号对模拟电路进行控制的一种非常有效的技术,其基本原理是通过改变PWM波的周期和占空比来对其他电路进行控制。PWM控制技术广泛应用于通信、测量、电机控制、电源控制和功率控制等众多领域。PWM控制技术在逆变电路中的应用最为广泛,也是变频技术的核心,同时在测量、调速等工业控制方面发挥着重要的作用。近几年,随着智能机器人、无人机技术等智能产品的快速发展,电机尤其是直流无刷电机的应用也越来越广泛,而PWM控制技术作为电机控制的主要控制技术也成为了控制领域研究的热点。因此对PWM发生器的研究很有意义。SoC（片上系统）是将很多的系统关键部件集成在一个芯片上的系统,一般的SoC系统上都集成了CPU核、存储器、总线和外设等部件,并且可以实现对信号的采集、转换、存储和处理。SoC技术因其具有功耗低、体积小、功能多、速度快、成本低和开发周期短等诸多优点,已经成为IC设计业的宠儿。因此综合对比PWM发生器的实现方法,本文基于SoC技术用verilog语言设计了一个能产生PWM波、捕获PWM波的周期和占空比的IP核,并将这种多功能PWM核电路命名为ETM（Enhanced T...
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：102 页
【学位级别】：硕士
【部分图文】：
图4.3分频逻辑验证波形图
ETM_IP_CLK 以及分频系数 TB_PSC_VLD 进行递减计数。4.2.2 计数模式验证结果图4.4 向上计数模式验证波形图上图 4.4 是计数器递增模式的时序波形图。图中分频系数 TB_PSC_DIV 的值为0x0 ，所以分频有效信号 TB_PSC_VLD 一直为高电平。由于分频有效信号TB_PSC_VLD 一直为高电平，所以每一个时钟 ETM_IP_CLK 的上升沿，计数器寄存
51器 REG_CUR_VAL 都被驱动为原来的值加 1。图4.5 向下计数模式验证波形图上图 4.5 是计数器向下计数的时序波形图。由图中可知，计数周期寄存器TB_CNT_PRD 为 0xF，计数模式寄存器为递减模式（TB_CNT_MODE=0x0），分频系数 TB_PSC_DIV 为 0x0。因此当使能计数器使能时，即寄存器 TB_CNT_EN 被软件写 1，计数器寄存器 REG_CUR_VAL 根据 ETM_IP_CLK 以及分频系数 TB_PSC_VLD进行递减计数。另外，使能寄存器 TB_CNT_EN 被寄存器打了两拍，根据TB_CNT_ENLAT0 和 TB_CNT_ENLAT 生成计数器启动标志信号 TB_CNT_START
【参考文献】：
期刊论文
[1]基于Verilog HDL的PWM脉冲发生器设计[J]. 韩文强,宋洪亮,桑运晓,于会泳. 现代制造技术与装备. 2016(06)
[2]一种基于FPGA的PWM脉冲发生器设计[J]. 俞晨光,席自强,李开成,周世平. 湖北工业大学学报. 2014(02)
[3]PWM开关电源及技术改进[J]. 薛锋. 科技传播. 2011(20)
[4]基于SOPC的步进电机加减速PWM控制器IP核设计[J]. 欧海平,周砚江,张华叶,庄蒙蒙. 机电工程. 2011(06)
[5]用Design Compiler进行逻辑综合概述[J]. 杨光,赵庆哲. 微处理机. 2010(05)
[6]多功能PWM信号发生器设计[J]. 杨潇,刘刚,翟玉文. 吉林化工学院学报. 2010(02)
[7]FPGA实现的改进不对称规则采样PWM脉冲发生器[J]. 刘春喜,马伟明,孙驰,胡文华. 高电压技术. 2010(03)
[8]基于IP复用的片上级系统的构建与验证[J]. 胡越黎,周谌. 计算机测量与控制. 2010(03)
[9]SOC的形式化验证方法[J]. 李德识,陈健,孙涛. 武汉大学学报(工学版). 2008(06)
[10]数字PWM技术的实现及应用进展[J]. 张怡,姜岩峰. 半导体技术. 2007(07)
硕士论文
[1]基于APB总线的舵机PWM信号发生器的设计与实现研究[D]. 胡津健.伊犁师范学院 2016
[2]基于APB总线的SPI接口IP核的设计与验证[D]. 秦宇.贵州大学 2015
[3]基于APB的UART IP核设计与UVM验证[D]. 夏欢.南京航空航天大学 2014
[4]USB2.0设备控制器IP核设计与验证[D]. 刘清明.中国科学技术大学 2014
[5]基于APB总线的同步串行接口IP设计与验证[D]. 雷越辰.西安电子科技大学 2013
[6]基于FPGA的PWM控制器设计及应用[D]. 任小青.西安科技大学 2011
[7]CAN总线控制器的接口IP核设计与实现[D]. 胡小国.东北师范大学 2011
[8]基于APB总线的接口IP核设计与验证[D]. 沈圣盛.西安电子科技大学 2011
[9]形式化验证技术在EDA软件开发中的应用[D]. 张金磊.西安电子科技大学 2011
[10]基于APB总线的通用PWM核设计与实现[D]. 吴胜龙.山东大学 2010
本文编号：3224072
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：102 页
【学位级别】：硕士
【部分图文】：
图4.3分频逻辑验证波形图
ETM_IP_CLK 以及分频系数 TB_PSC_VLD 进行递减计数。4.2.2 计数模式验证结果图4.4 向上计数模式验证波形图上图 4.4 是计数器递增模式的时序波形图。图中分频系数 TB_PSC_DIV 的值为0x0 ，所以分频有效信号 TB_PSC_VLD 一直为高电平。由于分频有效信号TB_PSC_VLD 一直为高电平，所以每一个时钟 ETM_IP_CLK 的上升沿，计数器寄存
51器 REG_CUR_VAL 都被驱动为原来的值加 1。图4.5 向下计数模式验证波形图上图 4.5 是计数器向下计数的时序波形图。由图中可知，计数周期寄存器TB_CNT_PRD 为 0xF，计数模式寄存器为递减模式（TB_CNT_MODE=0x0），分频系数 TB_PSC_DIV 为 0x0。因此当使能计数器使能时，即寄存器 TB_CNT_EN 被软件写 1，计数器寄存器 REG_CUR_VAL 根据 ETM_IP_CLK 以及分频系数 TB_PSC_VLD进行递减计数。另外，使能寄存器 TB_CNT_EN 被寄存器打了两拍，根据TB_CNT_ENLAT0 和 TB_CNT_ENLAT 生成计数器启动标志信号 TB_CNT_START
【参考文献】：
期刊论文
[1]基于Verilog HDL的PWM脉冲发生器设计[J]. 韩文强,宋洪亮,桑运晓,于会泳. 现代制造技术与装备. 2016(06)
[2]一种基于FPGA的PWM脉冲发生器设计[J]. 俞晨光,席自强,李开成,周世平. 湖北工业大学学报. 2014(02)
[3]PWM开关电源及技术改进[J]. 薛锋. 科技传播. 2011(20)
[4]基于SOPC的步进电机加减速PWM控制器IP核设计[J]. 欧海平,周砚江,张华叶,庄蒙蒙. 机电工程. 2011(06)
[5]用Design Compiler进行逻辑综合概述[J]. 杨光,赵庆哲. 微处理机. 2010(05)
[6]多功能PWM信号发生器设计[J]. 杨潇,刘刚,翟玉文. 吉林化工学院学报. 2010(02)
[7]FPGA实现的改进不对称规则采样PWM脉冲发生器[J]. 刘春喜,马伟明,孙驰,胡文华. 高电压技术. 2010(03)
[8]基于IP复用的片上级系统的构建与验证[J]. 胡越黎,周谌. 计算机测量与控制. 2010(03)
[9]SOC的形式化验证方法[J]. 李德识,陈健,孙涛. 武汉大学学报(工学版). 2008(06)
[10]数字PWM技术的实现及应用进展[J]. 张怡,姜岩峰. 半导体技术. 2007(07)
硕士论文
[1]基于APB总线的舵机PWM信号发生器的设计与实现研究[D]. 胡津健.伊犁师范学院 2016
[2]基于APB总线的SPI接口IP核的设计与验证[D]. 秦宇.贵州大学 2015
[3]基于APB的UART IP核设计与UVM验证[D]. 夏欢.南京航空航天大学 2014
[4]USB2.0设备控制器IP核设计与验证[D]. 刘清明.中国科学技术大学 2014
[5]基于APB总线的同步串行接口IP设计与验证[D]. 雷越辰.西安电子科技大学 2013
[6]基于FPGA的PWM控制器设计及应用[D]. 任小青.西安科技大学 2011
[7]CAN总线控制器的接口IP核设计与实现[D]. 胡小国.东北师范大学 2011
[8]基于APB总线的接口IP核设计与验证[D]. 沈圣盛.西安电子科技大学 2011
[9]形式化验证技术在EDA软件开发中的应用[D]. 张金磊.西安电子科技大学 2011
[10]基于APB总线的通用PWM核设计与实现[D]. 吴胜龙.山东大学 2010
本文编号：3224072
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3224072.html
