基于浮栅MOS管的动态电路研究
发布时间：2021-06-14 10:11
如今集成电路的发展越来越快,其应用也非常广泛,涉及工业生产和人们生活的各个领域。但是随着芯片的集成度越来越高,其未来的发展也受到了一定的限制。最明显的就是芯片上晶体管的数目越来越多,导致芯片的面积和规模越来越大。所以本文采用浮栅MOS器件（FGMOS）来改善这一问题。本次论文首先分析浮栅MOS器件的基本工作原理和其具体的性能、特点;然后对浮栅MOS器件的HSPICE仿真模型进行分析与可行性验证;接下来以开关-信号理论为指导,详细分析了浮栅MOS器件在基本动态门电路中、增强型动态全加器中以及差分动态全加器中的应用。基于以上的分析和启发,提出利用浮栅MOS晶体管实现复合布尔函数和基于动态浮栅MOS管的差分门电路的设计,以及对基于浮栅MOS管动态异或门的改进和基于浮栅MOS管高速度低噪音全加器的设计。在动态电路中,利用浮栅MOS管最明显的优点是可以很方便的减少芯片上晶体管的数目。本文所设计的动态电路全部利用HSPICE仿真工具并采用TSMC0.35um双层多晶硅的CMOS工艺参数对所设计的电路进行模拟仿真,并且验证结果的正确性。通过与设计前的电路进行比较,得出优化后电路的优势所在。
【文章来源】：安徽理工大学安徽省
【文章页数】：99 页
【学位级别】：硕士
【部分图文】：
单个芯片晶体管数目与年份的关系
动态电路进行改进。在这之前，我们必须要了解浮栅器件的结构、工作传输特性，以保证后面设计的顺利进行。因此，本章首先主要详细分析S 器件。 浮栅 MOS 器件的结构组成部分.1 什么是浮栅 MOS 器件？浮栅 MOS 器件与普通 MOS 器件最大的区别是其具有多输入和阈值可。浮栅 MOS 器件利用多个输入信号的加权和来控制管子的导通与否[4]种器件的结构与人类的神经单元模型非常相像，所以又被称为“神经元 ”[16]。.2 浮栅 MOS 器件的结构成分浮栅 MOS 晶体管的结构、电容耦合模型、符号如图 2.1 所示[12]。浮栅门极均为多晶硅，浮栅与输入栅极之间的绝缘层为氧化层[4]。
OS 器件的结构成分OS 晶体管的结构、电容耦合模型、符号如图 2.1 所示[1为多晶硅，浮栅与输入栅极之间的绝缘层为氧化层[4]。图 2.1 浮栅 MOS 晶体管的结构、电容耦合模型、符号ucture, Capacitance Coupling Model, symbols of floating Gate MOS的电学参数定义如图 2.2 所示[4]。
【参考文献】：
期刊论文
[1]采用多输入浮栅MOS器件的四值编-译码电路设计[J]. 杭国强,聂莹莹,金心宇. 固体电子学研究与进展. 2007(03)
[2]高速抗噪声CMOS动态电路设计（英文）[J]. 赖练章,汤庭鳌,林殷茵. 半导体学报. 2006(06)
[3]浮栅技术及其应用[J]. 张家龙,何怡刚. 现代电子技术. 2004(24)
[4]基于控阈技术的电流型CMOS全加器的通用设计方法[J]. 杭国强. 电子学报. 2004(08)
[5]神经元晶体管的研究进展[J]. 程玥,许军. 微电子学. 2004(03)
[6]神经元MOS的特性分析[J]. 杨媛,高勇,余宁梅. 西安理工大学学报. 2004(01)
[7]神经MOS晶体管[J]. 管慧,汤玉生. 半导体技术. 2000(01)
[8]基于开关信号理论的控阈技术与三值ECL施密特电路[J]. 杭国强,吴训威. 电路与系统学报. 1998(02)
[9]数字电路的开关级设计理论[J]. 吴训威,F.Prosser. 中国科学E辑:技术科学. 1996(03)
[10]基于开关信号理论的三值电流型CMOS电路设计[J]. 吴训威,邓小卫,应时彦. 电子科学学刊. 1993(02)
硕士论文
[1]基于FinFET的SRAM结构研究[D]. 朱国权.浙江大学 2017
[2]基于浮栅MOS器件的数字电路设计研究[D]. 聂莹莹.浙江大学 2006
本文编号：3229612
【文章来源】：安徽理工大学安徽省
【文章页数】：99 页
【学位级别】：硕士
【部分图文】：
单个芯片晶体管数目与年份的关系
动态电路进行改进。在这之前，我们必须要了解浮栅器件的结构、工作传输特性，以保证后面设计的顺利进行。因此，本章首先主要详细分析S 器件。 浮栅 MOS 器件的结构组成部分.1 什么是浮栅 MOS 器件？浮栅 MOS 器件与普通 MOS 器件最大的区别是其具有多输入和阈值可。浮栅 MOS 器件利用多个输入信号的加权和来控制管子的导通与否[4]种器件的结构与人类的神经单元模型非常相像，所以又被称为“神经元 ”[16]。.2 浮栅 MOS 器件的结构成分浮栅 MOS 晶体管的结构、电容耦合模型、符号如图 2.1 所示[12]。浮栅门极均为多晶硅，浮栅与输入栅极之间的绝缘层为氧化层[4]。
OS 器件的结构成分OS 晶体管的结构、电容耦合模型、符号如图 2.1 所示[1为多晶硅，浮栅与输入栅极之间的绝缘层为氧化层[4]。图 2.1 浮栅 MOS 晶体管的结构、电容耦合模型、符号ucture, Capacitance Coupling Model, symbols of floating Gate MOS的电学参数定义如图 2.2 所示[4]。
【参考文献】：
期刊论文
[1]采用多输入浮栅MOS器件的四值编-译码电路设计[J]. 杭国强,聂莹莹,金心宇. 固体电子学研究与进展. 2007(03)
[2]高速抗噪声CMOS动态电路设计（英文）[J]. 赖练章,汤庭鳌,林殷茵. 半导体学报. 2006(06)
[3]浮栅技术及其应用[J]. 张家龙,何怡刚. 现代电子技术. 2004(24)
[4]基于控阈技术的电流型CMOS全加器的通用设计方法[J]. 杭国强. 电子学报. 2004(08)
[5]神经元晶体管的研究进展[J]. 程玥,许军. 微电子学. 2004(03)
[6]神经元MOS的特性分析[J]. 杨媛,高勇,余宁梅. 西安理工大学学报. 2004(01)
[7]神经MOS晶体管[J]. 管慧,汤玉生. 半导体技术. 2000(01)
[8]基于开关信号理论的控阈技术与三值ECL施密特电路[J]. 杭国强,吴训威. 电路与系统学报. 1998(02)
[9]数字电路的开关级设计理论[J]. 吴训威,F.Prosser. 中国科学E辑:技术科学. 1996(03)
[10]基于开关信号理论的三值电流型CMOS电路设计[J]. 吴训威,邓小卫,应时彦. 电子科学学刊. 1993(02)
硕士论文
[1]基于FinFET的SRAM结构研究[D]. 朱国权.浙江大学 2017
[2]基于浮栅MOS器件的数字电路设计研究[D]. 聂莹莹.浙江大学 2006
本文编号：3229612
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3229612.html
