基于MCP内芯片间I/O接口的设计
发布时间：2021-06-25 23:43
随着半导体工艺的不断缩小、逐渐接近物理极限,同时处理器的工作频率也越来越高,而处理器与MERORY之间数据传输速率与处理器工作频率之间的差异已经成为限制系统整体性能的瓶颈。MCP封装的出现有效缓解了这一问题。MCP这种封装方式使外部部件可以被封装到芯片当中,这样就不仅仅是大大缩短了处理器与MEMORY之间互联长度带来的性能（数据传输速率提升、功耗下降）提升,还使多个小芯片可以装配到一个封装内从而大大提高大芯片的良率。但是虽然MCP技术已经出现,而现有I/O部件却并不适用于MCP环境,导致多芯片封装并没有完美的达到预期效果。OPIO（On-Package IO）为MCP内片间通信提供了解决方案。OPIO的设计采用回归早期的单端信号,但依然具有极高的传输速度,这样大大减小了IO单元整体的面积开销。同时OPIO去掉复杂的信号恢复部件,采用无源部件的方式确保信号完整性,有效的降低了数据传输时的功耗。OPIO作为专用IO能够在实际应用领域里解决高速数据传输中IO的适应性问题。本文围绕MCP内数据传输问题进行了研究,主要有以下工作:1、四芯片集成的互联结构针对MCP的封装方式,本文设计了2X2的四...
【文章来源】：国防科技大学湖南省 211工程院校 985工程院校
【文章页数】：76 页
【学位级别】：硕士
【部分图文】：
的多芯片封装的条件下有
处理器的速度再继续提升的情况下，互连速度将成为限制整体系统性能的瓶颈[9]。要想进一步的提升系统性能，互连速度则必须跟上微处理器的发展速度。传统的芯片内信号都是由连接到压焊点的 I/O 单元与外界通信的。I/O 单元一方面将信号转化为适宜接收的类型（单端或差分），同时增强信号使得能够驱动片外负载让信号能够被正确接收；另一方面 I/O 单元还要负责正确的接收从片外输入的信号。为满足不断提升的信号传输需求，I/O 单元持续发展。经历了最早期的 CMOS，TTL 再到后来的 SSTL，HSTL，PECL，LVDS，CML。IO 的速度不断提升，从最早的几十兆到现在千兆级 IO 单元。但是随着新一代的封装概念，MCP（Multi-Chip Package,下同简称 MCP 技术）多芯片封装技术的引入，使得现有的IO 技术都不再适用于这样的环境。MCP 技术将多个 DIE 集成在同一封装内，以此大幅度的缩短了互连长度，从而减小线负载，削弱了较大负载带来的信号完整性问题，并一定程度降低了功耗[10]。如图 1.2 所示，图 1.2a 为传统封装两芯片间通信通道及传输速率和功耗，图 1.2b 则是多芯片封装方式的两芯片间通信通道属性。从图中我们可以明显看出，环境的改变使得 IO 的设计方法也有了变化，更加注重传输速度与功耗，而非以前的信号质量[11]。
12 ) &0/ %8))(5FFER 的关注点是电流流动，即 I1 和通电压 VIN-，那么此时输出电压 VOUT+则为 VDD。两个电阻 R1、R2 值通常的阻抗匹配。tter coupled logic）/ LVPECL（low-volt BUFFER 与 CML 类似都是简单的采用 BUFFER 则是采用了差分放大器外加共。
本文编号：3250182
【文章来源】：国防科技大学湖南省 211工程院校 985工程院校
【文章页数】：76 页
【学位级别】：硕士
【部分图文】：
的多芯片封装的条件下有
处理器的速度再继续提升的情况下，互连速度将成为限制整体系统性能的瓶颈[9]。要想进一步的提升系统性能，互连速度则必须跟上微处理器的发展速度。传统的芯片内信号都是由连接到压焊点的 I/O 单元与外界通信的。I/O 单元一方面将信号转化为适宜接收的类型（单端或差分），同时增强信号使得能够驱动片外负载让信号能够被正确接收；另一方面 I/O 单元还要负责正确的接收从片外输入的信号。为满足不断提升的信号传输需求，I/O 单元持续发展。经历了最早期的 CMOS，TTL 再到后来的 SSTL，HSTL，PECL，LVDS，CML。IO 的速度不断提升，从最早的几十兆到现在千兆级 IO 单元。但是随着新一代的封装概念，MCP（Multi-Chip Package,下同简称 MCP 技术）多芯片封装技术的引入，使得现有的IO 技术都不再适用于这样的环境。MCP 技术将多个 DIE 集成在同一封装内，以此大幅度的缩短了互连长度，从而减小线负载，削弱了较大负载带来的信号完整性问题，并一定程度降低了功耗[10]。如图 1.2 所示，图 1.2a 为传统封装两芯片间通信通道及传输速率和功耗，图 1.2b 则是多芯片封装方式的两芯片间通信通道属性。从图中我们可以明显看出，环境的改变使得 IO 的设计方法也有了变化，更加注重传输速度与功耗，而非以前的信号质量[11]。
12 ) &0/ %8))(5FFER 的关注点是电流流动，即 I1 和通电压 VIN-，那么此时输出电压 VOUT+则为 VDD。两个电阻 R1、R2 值通常的阻抗匹配。tter coupled logic）/ LVPECL（low-volt BUFFER 与 CML 类似都是简单的采用 BUFFER 则是采用了差分放大器外加共。
本文编号：3250182
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3250182.html
