0.18μm工艺低功耗CPLD设计与实现

发布时间：2021-06-30 19:32

　　CPLD-Complex Programmable Logic Device即是复杂可编程逻辑器件,是一个集输入输出、计算、互连、存储为一体的数字集成电路平台,它可根据用户的定义实现指定的功能。内部有大量的存储器单元,丰富的互连线资源,以及充足的乘积项资源。具有在系统编程、内建测试、移位寄存、高速互联等功能。自2007年开始,中国已成为全球最大的复杂可编程逻辑器件消费市场,但庞大的内需市场却一直被Xilinx、Altera、Actel及Lattice等国外公司所垄断,目前国内采用的非易失可编程逻辑器件基本上依赖国外进口,且无法定制特殊的参数型号和封装形式,应用范围受到很多限制。本文拟在设计中创建一套完整的复杂可编程逻辑器件流程体系,综合考虑用户需求进行优化设计,研制一款能满足多用户使用需求的通用复杂可编程逻辑器件。可编程逻辑器件有三大发展方向:一是向密度更高、速度更快的千万门级,方向发展。二是向嵌入多个CPU、多个DSP等通用功能的可编程片上系统（SoPC）方向发展。三是向低电压、低功耗、高可靠方向发展。本文中目的在于设计出一款国内自主研发的,基于CMOS工艺的,具有低电压、低功耗、高... 

【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校

【文章页数】：90 页

【学位级别】：硕士

【部分图文】：

几款常用产品的功耗参数对比图

电子科技大学硕士学位论文12图2-5宏单元结构图每个宏单元的逻辑阵列可提供5个乘积项，用来实现组合逻辑。乘积项分配模块分配这些乘积项为主要的逻辑输入使用，或者为宏单元中触发器的预置、时钟、时钟使能等控制提供附加的输入。乘积项分配器控制每个MC专用PT，它分配专有的5个PT执行MC的特定功能。结构如下图2-6。乘积项分配器宏单元图2-6乘积项分配器结构图

第二章设计原理与实施方案15 图2-9IMUX布线图相比FPGA的布线延迟是积累的、可变的，是取决于路径的选取，而本设计中的IMUX则是可预估延迟。IMUX使得设计开发在时序性能上易于估算。通过解密得到，IMUX的结构为864个42选1的多路选择器，每个多路选择器的输入和输出完全根据解密结果来设计，布局参考参考芯片的照片，通过实际测试得到的结果作为参数的设计目标，并尽可能保证每条IMX路径的延迟一样，最后通过整体功能仿真验证其功能，后仿真验证其参数[8]。ISP系统可编程模块实现本芯片的在系统编程借助于FLASHIP来实现。内部采用高可靠的FLASH阵列，用于存储其功能配置数据。芯片上电后，首先将存储在FLASHIP内的配置信息载入到芯片内的配置点上，主要分布于PAA、PIA与宏单元的SRAM阵列中，用来控制SRAM阵列的读写开关，以实现不同的功能。数据通过移位寄存器链写入到SRAM阵列，同时又可以将数据回读到IP中。软件编程通过根据电路结构生成的一组配置数据完成。通过对参考芯片实测抓取JTAG波形（包括编程、擦除、检验以及加密位等波形），在目标替代芯片电路分析基础上，正向设计本设计的状态机和JTAG部分的代码。

【参考文献】：
期刊论文
[1]异构双核SoC软件调试环境的研究与设计[J]. 王品,袁春如,贺红卫.  现代电子技术. 2016(03)
[2]中国集成电路设计产业的发展趋势[J]. 于宗光,黄伟.  半导体技术. 2014(10)
[3]微电子封装超声键合机理与技术中的科学问题[J]. 韩雷.  中国基础科学. 2013(03)
[4]JTAG技术在PCB测试中的应用[J]. 刘军.  科技信息. 2010(21)
[5]复杂可编程逻辑器件的设计技术[J]. 李文昌,李平,李威.  微处理机. 2006(03)
[6]时序快速收敛的区域约束式版图设计[J]. 韩晓霞,张明,姚庆栋.  浙江大学学报(工学版). 2004(03)
[7]数学运算的基本定律之一——德·摩根津及其应用[J]. 肖启昌,肖启明.  江西广播电视大学学报. 1999(04)
[8]在系统可编程（ISP）技术及其器件[J]. 曾晓洋,郝志航.  光学精密工程. 1998(03)
[9]德摩根与布尔关于数理逻辑的通信[J]. 郭泽深.  华南师范大学学报(社会科学版). 1996(06)

博士论文
[1]高性能低压差线性稳压器研究与设计[D]. 王忆.浙江大学 2010
[2]嵌入式SRAM性能模型与优化[D]. 顾明.东南大学 2006

硕士论文
[1]内嵌配置存储器的CPLD的设计与实现[D]. 耿林.电子科技大学 2017
[2]低压差线性稳压器的设计与实现[D]. 张献中.武汉科技大学 2015
[3]电流模式开关电源控制器芯片研究与设计[D]. 刘丽洁.西安电子科技大学 2012
[4]90nm工艺高速低功耗SRAM的设计[D]. 徐雅男.复旦大学 2010
[5]基于有理数分频频率合成器的CPLD设计方法[D]. 李艳.山东大学 2008
[6]可编程逻辑器件（CPLD/FPGA）的架构研究与实现[D]. 王春早.江南大学 2007
[7]嵌入式SRAM的高速、低功耗设计及优化[D]. 杨清宝.西安电子科技大学 2007
[8]基于门阵列的VLSI布局算法研究[D]. 范海秋.合肥工业大学 2006
[9]嵌入式数据终端平台设计与研发[D]. 李春青.南京理工大学 2006
[10]边界扫描测试系统设计与实现[D]. 徐建洁.国防科学技术大学 2005



本文编号：3258354