一种星载可配置输出频率的X波段载波源

发布时间：2021-07-15 07:29

　　针对国内星载数传发射机无法实现载波频率灵活可变的问题,提出了一种可配置输出频率的载波源方案。采用现场可编程门阵列（FPGA）和数模转换器（DAC）相结合,实现参考频率高精度可变且灵活配置锁相环（PLL）中鉴相器的鉴相频率,使载波源输出频率可程控配置。实测结果表明,载波源可实现任意配置X波段8.025～8.4 GHz的输出中心频点,相位噪声优于-66 dBc/Hz@100 Hz、-75 dBc/Hz@1 kHz、-80 dBc/Hz@10 kHz、-95 dBc/Hz@100 kHz、-120 dBc/Hz@1 MHz,杂散抑制度优于-74 dBc,频率分辨率小于10 Hz。相关电路替代专用直接数字频率合成（DDS）芯片的功能,能适应空间应用环境。 

【文章来源】：压电与声光. 2020,42(04)北大核心

【文章页数】：6 页

【部分图文】：

环路滤波器电路图

与理论计算结果相比,实测结果与理论值相差约2 dB。这是因为理论值是在理想条件下计算获得的,而实际应用中的电阻、电容等元器件会引入热噪声,以及电源引入的噪声也会恶化相位噪声。杂散抑制测试结果如图8所示。在频谱分析仪的显示带宽设置为6 GHz时,频率源的远端杂散抑制度接近-75 dBc。4 结束语

方案中系统功能模块主要包括DDS模块、PLL模块、稳压电源模块、低通滤波模块及FPGA控制模块,系统框图如图1所示。图中,LPF表示低通滤波器,VCO表示压控振荡器,PD表示鉴相器,OCXO表示恒温晶振,SPI表示串行外设接口。采用OCXO作为DDS的参考时钟,用于获得优异的频率稳定度和相位噪声性能。由于专用DDS芯片无法适应空间应用环境,采用FPGA和DAC芯片搭建电路实现DDS功能,通过改变FPGA中只读存储器(ROM)波形查找表的内容及频率控制字参数产生所需波形。但是DDS几乎由数字部件组成,杂散抑制能力较差,因此,抑制DDS输出杂散成为需解决的重要难题。OCXO输出频率通过DDS方式得到高精度可变信号,经滤波后作为PLL的参考频率,FPGA通过SPI串口配置PLL中PD的鉴相频率,使载波源输出8.025～8.4 GHz的中心频点。2 实现方案

【参考文献】：
期刊论文
[1]X频段高频谱纯度频率合成器设计[J]. 杜勇,胡天涛,赖寒昱,李光灿.  电讯技术. 2019(03)
[2]一种宽带低相噪频率合成器的设计方法研究[J]. 代传堂.  电波科学学报. 2018(06)
[3]基于DDS与PLL的C波段宽带线性扫频源[J]. 刘志强,沈亚飞,王文博,徐金平.  微波学报. 2018(04)
[4]具有小步进和低相噪的频率合成器的设计[J]. 蒋佳男,马忠松.  现代电子技术. 2018(16)
[5]小型化宽带微波频率合成器设计[J]. 刘兴,胡天涛.  电子科技. 2018(07)
[6]星用X波段一体化小型化数传发射机设计[J]. 李广才,魏文超,周少骞,秦奋,雷鸣.  电子技术与软件工程. 2016(11)
[7]萤火一号火星探测器深空小型无线发射机技术[J]. 梁显锋,姜亚祥,耿浩,谢春坚.  上海航天. 2013(04)



本文编号：3285290