隧穿场效应晶体管的刻蚀工艺与集成研究
发布时间：2021-07-20 23:17
随着半导体集成电路产业的不断发展,集成电路的规模也在不断地增大。器件的特征尺寸要不断减小,使得器件的性能逐渐提升,但随之带来的芯片的功耗密度也在逐渐的增加。芯片的总功耗由静态功耗、动态功耗组成,静态功耗和动态功耗都和电源电压有着一定的关系。金属-氧化物半导体场效应晶体管（MOSFET）,由于其自身的热发射机制导致在室温下使其器件的亚阈值斜率存在理论上的极限值,即室温下无法低于60mV/dec。因此,对于MOSFET来讲,在保证有足够驱动能力的同时将很难通过降低电源电压来降低芯片功耗。隧穿场效应晶体管（TFET）由于其本身的带带隧穿导通机制使其亚阈值斜率SS在室温下可以低于60mV/dec,并且具有极低的关态电流(IOFF)以及与CMOS工艺有很好的兼容性。因此,TFET被认为是在低功耗应用领域里最有希望代替MOSFET且最有潜力的器件之一。然而TFET在电路集成过程中,由于其是一个栅控P-I-N结构,将会出现每两个器件的P型掺杂区和P型衬底之间形成一个不受栅压控制的漏电通道。该漏电通道带来的漏电电流的大小远远大于TFET器件的关态电流,这将严重影响其本身的关态电流...
【文章来源】：安徽大学安徽省 211工程院校
【文章页数】：60 页
【学位级别】：硕士
【部分图文】：
随着器件特征尺寸的减小静态功耗和动态功耗变化趋势[5]
安徽大学硕士学位论文3图1.2MOSFET与理想器件的转移特性曲线示意图[7]由图1.2可以看出，理想的超陡亚阈特性器件的亚阈值斜率（SS）越小越好。亚阈值斜率SS一般用式子（1-2）表示：k1ln10logqGSDSDOXVCTSSIC(1-2)公式（1-2）中，CD为沟道的耗尽层电容，COX为栅介质层的电容，kT/q是热电势。由于热电势和温度有关，导致亚阈值斜率SS和温度有关。进而导致在室温下，亚阈值斜率SS无法低于60mV/dec。TFET由于其导通机制为带带隧穿，可以使得亚阈值斜率SS小于60mV/dec[8-10]。由于TFET是反偏P-I-N结构，因此具有极低的关态电流IOFF，静态功耗会显著下降。又因为TFET具有很陡的亚阈值斜率，有高的充放电电路。另外，TFET和MOSFET相比输出饱和的特性有优势，有相对较大的输出电阻，进而更有利于得到大的器件的增益。所以，TFET的电路性能应该会超越MOSFET。因此，TFET被认为是在低功耗应用领域里最有潜力代替MOSFET的器件之一[11-15]。1.2隧穿场效应晶体管的国内外研究现状TFET因具有和MOSFET的工艺兼容、关态电流IOFF极低、工作电压VDD低的优势，在超低功耗器件领域中具有很大的潜力[16-20]。但另一方面，TFET也存在开态电流ION比较低、陡直的亚阈值斜率范围较孝亚阈值斜率实验值降低困难等问题。同时，好
安徽大学硕士学位论文9图2.2N型TFET开态、关态能带示意图[62]由图2.2可以看到，当栅压为零时，在隧穿结附近，源区的价带顶低于沟道区的导带底，此时没有出现能量窗口，即沟道的导带区和源区的价带区没有重合窗口。此时，源区的价带上没有电子从源区隧穿到沟道的导带区，带带隧穿没有发生，其关态电流IOFF的主要成分是反向P-I-N结的电流。在硅基TFET中，关态电流IOFF一般可低于10-14A/μm，通常比MOSFET要低4个数量级左右。当栅压逐渐增加时，沟道区的能带将会被逐渐拉低，对于轻掺杂的N型沟道则会形成积累的电子层，对于轻掺杂P型的沟道则会形成反型的电子层。随着栅压的继续增大，沟道区的能带持续被拉低，使得源区的价带顶高于沟道区的导带底时将会出现能量窗口。此时，源区的价带中的电子可以通过隧穿窗口隧穿到沟道区的导带中，并且在漏端的电压下漂移到漏区，最终形成漏电流，导致器件开启。栅压继续升高时，沟道区的能带将继续被拉低，源区的价带顶越来越高于沟道的导带底，形成的能量窗口也变得越来越大，隧穿的电子也会越来越多，最终漂移到漏区的电子也越来越多。所以，隧穿窗口不断增大，电流也在不断增大。在器件TFET带带隧穿开启过程中，源漏电流IDS是通过栅电压来控制沟道区的表面势，由沟道区的表面势来控制隧穿结处的电场和隧穿宽度（即图2.2中的λ）来调控的。因此，源漏电流IDS由带带隧穿几率决定，用WKB近似方法可以得到[6]，如下公式：32g42mexp3qgIDSTWKB（2-1）公式中，m*为器件材料的载流子的有效质量，Eg为器件材料的禁带宽度，λ为隧穿结的隧穿宽度。
本文编号：3293802
【文章来源】：安徽大学安徽省 211工程院校
【文章页数】：60 页
【学位级别】：硕士
【部分图文】：
随着器件特征尺寸的减小静态功耗和动态功耗变化趋势[5]
安徽大学硕士学位论文3图1.2MOSFET与理想器件的转移特性曲线示意图[7]由图1.2可以看出，理想的超陡亚阈特性器件的亚阈值斜率（SS）越小越好。亚阈值斜率SS一般用式子（1-2）表示：k1ln10logqGSDSDOXVCTSSIC(1-2)公式（1-2）中，CD为沟道的耗尽层电容，COX为栅介质层的电容，kT/q是热电势。由于热电势和温度有关，导致亚阈值斜率SS和温度有关。进而导致在室温下，亚阈值斜率SS无法低于60mV/dec。TFET由于其导通机制为带带隧穿，可以使得亚阈值斜率SS小于60mV/dec[8-10]。由于TFET是反偏P-I-N结构，因此具有极低的关态电流IOFF，静态功耗会显著下降。又因为TFET具有很陡的亚阈值斜率，有高的充放电电路。另外，TFET和MOSFET相比输出饱和的特性有优势，有相对较大的输出电阻，进而更有利于得到大的器件的增益。所以，TFET的电路性能应该会超越MOSFET。因此，TFET被认为是在低功耗应用领域里最有潜力代替MOSFET的器件之一[11-15]。1.2隧穿场效应晶体管的国内外研究现状TFET因具有和MOSFET的工艺兼容、关态电流IOFF极低、工作电压VDD低的优势，在超低功耗器件领域中具有很大的潜力[16-20]。但另一方面，TFET也存在开态电流ION比较低、陡直的亚阈值斜率范围较孝亚阈值斜率实验值降低困难等问题。同时，好
安徽大学硕士学位论文9图2.2N型TFET开态、关态能带示意图[62]由图2.2可以看到，当栅压为零时，在隧穿结附近，源区的价带顶低于沟道区的导带底，此时没有出现能量窗口，即沟道的导带区和源区的价带区没有重合窗口。此时，源区的价带上没有电子从源区隧穿到沟道的导带区，带带隧穿没有发生，其关态电流IOFF的主要成分是反向P-I-N结的电流。在硅基TFET中，关态电流IOFF一般可低于10-14A/μm，通常比MOSFET要低4个数量级左右。当栅压逐渐增加时，沟道区的能带将会被逐渐拉低，对于轻掺杂的N型沟道则会形成积累的电子层，对于轻掺杂P型的沟道则会形成反型的电子层。随着栅压的继续增大，沟道区的能带持续被拉低，使得源区的价带顶高于沟道区的导带底时将会出现能量窗口。此时，源区的价带中的电子可以通过隧穿窗口隧穿到沟道区的导带中，并且在漏端的电压下漂移到漏区，最终形成漏电流，导致器件开启。栅压继续升高时，沟道区的能带将继续被拉低，源区的价带顶越来越高于沟道的导带底，形成的能量窗口也变得越来越大，隧穿的电子也会越来越多，最终漂移到漏区的电子也越来越多。所以，隧穿窗口不断增大，电流也在不断增大。在器件TFET带带隧穿开启过程中，源漏电流IDS是通过栅电压来控制沟道区的表面势，由沟道区的表面势来控制隧穿结处的电场和隧穿宽度（即图2.2中的λ）来调控的。因此，源漏电流IDS由带带隧穿几率决定，用WKB近似方法可以得到[6]，如下公式：32g42mexp3qgIDSTWKB（2-1）公式中，m*为器件材料的载流子的有效质量，Eg为器件材料的禁带宽度，λ为隧穿结的隧穿宽度。
本文编号：3293802
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3293802.html
