基于RISC-V和NVDLA的人工智能芯片开发平台研究

发布时间：2021-07-27 12:08

　　随着摩尔定律逐渐接近尾声,一味地通过提升工艺来比拼硬件性能将变得越来越艰难。在现有工艺下,如何改进硬件架构来适应不断变化的人工智能算法变得愈发的重要。为了针对具体应用,研究从底层硬件到上层软件接口的设计,保证芯片底层和上层软件接口设计符合具体应用的需求,本论文搭建了一个基于开源硬件框架的人工智能芯片研究平台。本文首先对目前的人工智能计算平台做了简单的分类,介绍了RISC-V指令集和基于RISC-V指令集的三款开源处理器核,深入分析了硬件加速框架NVDLA,并对其系统搭建和内部模块功能做了简单的使用说明。在此基础上,介绍了主要设计工作:（1）根据RISC-V指令集可扩展指令的方法,利用预留指令编码空间设计了一条SIGMOD激活函数指令。然后定义运算模块六种状态,设计系统整体和内部五个模块的对外接口,设计最后仿真了具体运算电路。（2）根据NVDLA CNN加速框架,从算力和带宽两方面入手设计硬件加速器。卷积神经网络主要用到两种运算:卷积和池化。分别对这两种运算通路进行硬件设计,然后仿真电路功能,封装各自的驱动函数,并对函数配置参数作出说明。为了减少带宽对硬件加速器的限制,设计了访存模块进行... 

【文章来源】：杭州电子科技大学浙江省

【文章页数】：75 页

【学位级别】：硕士

【部分图文】：

三种硬件性能和灵活性

推理加速IP的设计包括两部分，一部分针对算力，设计了卷积神经网络中通常用到的卷积和池化运算通路，两一部分是针对带宽，设计了访存模块加速数据的传输。在此基础上进行相应的软件计算平台的搭建和相应驱动的开发。在vivado上搭建基于RISC-V的软核处理器和基于NVDLA框架的加速IP[27]，对加速IP进行仿真和驱动封装。该原型验证平台基于xilinx的FPGA开发板，搭建RISC-V开发环境[28]，对自定义指令进行验证，并测试驱动是否正常工作。最后，在FPGA上实现采用MNIST数据集识别手写数字，完成对人工智能芯片开发平台的验证。图1.2系统示意图

浙江省硕士学位论文8基于开源硬件设计思想，在RISC-V开源处理器上面实现对人工智能芯片平台的研究。在通用型方面，对于80%经常用到的指令，设计添加RISC-V专用指令进行处理。在专用型方面，对于小部分涉及并行计算的算法，在NVDLA开源IP架构的基础上进行CNN硬件加速研究。整体以FPGA作为原型验证平台。2.2RISC-V开源指令集的介绍RISC-V是加州大学伯克利分校开源的处理器指令集项目，是一种全新的，开放免费的指令集架构。RISC-V基金会获得了业界广泛支持，汇集了诸多资源。项目的质量远高于之前的开源芯片项目，因此目前已经取得了很大成功。2.2.1RISC-V指令集简介表2.1RISC-V模块化指令集[31]基本指令集指令数描述RV32I4732位地址空间与整数指令，支持32个通用寄存器RV32E47RV32I的子集，仅支持16个通用整数寄存器RV64I5964位地址空间与整数指令及一部分32位的整数指令RV128I71128位地址空间与整数指令及一部分64位和32位的指令扩展指令集指令数描述M8整数乘法与整数除法A11存储器原子操作指令和Load/Store指令F26单精度（32比特）浮点指令D26双精度（64比特）浮点指令，必须支持F扩展指令C46压缩指令，指令长度为16位图2.1人工智能芯片开发平台

【参考文献】：
期刊论文
[1]基于FPGA的卷积神经网络并行加速结构设计[J]. 刘志成,祝永新,汪辉,田犁,封松林.  微电子学与计算机. 2018(10)
[2]基于FPGA的卷积神经网络设计与实现[J]. 蒋林,王喜娟,刘镇弢,谢晓燕,衡茜.  微电子学与计算机. 2018(08)
[3]基于Rocket-Chip开源处理器的CNN加速模块的设计及实现[J]. 杨维科,贺光辉,景乃锋.  微电子学与计算机. 2018(04)
[4]基于FPGA的脉冲神经网络加速器设计[J]. 沈阳靖,沈君成,叶俊,马琪.  电子科技. 2017(10)
[5]开源处理器Rocket的自定义指令研究与测试[J]. 雷思磊.  单片机与嵌入式系统应用. 2017(05)
[6]FPGA异构计算平台及其应用[J]. 胡雷钧,陈乃刚,李健,韩峰,赵雅倩.  电力信息与通信技术. 2016(07)
[7]基于FPGA的卷积神经网络加速器[J]. 余子健,马德,严晓浪,沈君成.  计算机工程. 2017(01)

硕士论文
[1]基于FPGA的深度学习加速器设计与实现[D]. 余奇.中国科学技术大学 2016



本文编号：3305752