折叠插值A/D转换器的关键电路设计
发布时间：2021-07-27 21:58
基于折叠技术与插值技术相结合的折叠插值ADC相比于全并行ADC而言,其在保持高速的同时降低了转换器的功耗,因此折叠插值ADC被广泛应用于医疗仪器、数字测量仪、通信设备、卫星接收系统以及雷达装置、消费电子等领域,成为高速ADC领域的研究热点。本文基于折叠插值结构对分辨率为8位,采样频率为500MHz的折叠插值ADC进行了关键电路的设计。本文首先介绍了高速ADC的研究背景、意义及现状；然后系统的介绍了ADC的工作原理,并根据采样频率的不同将ADC分为两类进行分别介绍与举例,同时给出了ADC的一些重要的性能参数；接着具体介绍了折叠、插值ADC的工作原理及实现方式并给出了本文的设计思想,同时详细的分析了折叠系数与内插系数的选取,最后确定了系统的整体结构。考虑到折叠技术可以减少比较器的使用数目,而插值技术可以减少预放大器的使用数目,两者形成的折叠插值结构可以用更少的功耗和面积保证ADC的高速特性,本文最终采用4个折叠系数为8的折叠器并联,并使用内插系数为8的插值电路来共同完成低5位的转换,同时高3位的转换采用全并行结构。另外,本文的整体电路采用的是全差分结构,该结构可以抑制共模噪声,减小电荷注入...
【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校
【文章页数】：81 页
【学位级别】：硕士
【部分图文】：
图２．１?ＡＤＣ的基本结构??
?％??图２．８?Ｆｌａｓｈ?ＡＤＣ结构图??Ｆｉｇ?２．８?ＳｔｒｕｃＵｉｒｅ?ｏｆ?比ｅ?Ｆｌａｓｈ?ＡＤＣ??假设该种ＡＤＣ的分辨率为ｉＶ，那么它需要的比较器个数为２＂－１个，电阻的??个数为户个。最前端的参考电阻串将参考电压分为２＂份，每个值都连接到后端比??１０??
图２．９流水线ＡＤＣ基本结构??Ｆｉｇ?２．９?Ｓｔｒｕｃｔｕｒｅ?ｏｆ?化ｅ?巧ｐｅｌｉｎｅ?ＡＤＣ??流水线结构的ＡＤＣ是一种能够提供高速、高精度的ＡＤＣ口７］口８］，如上图２．９??所示是它的基本结构框图。这种结构的ＡＤＣ是将比较网络进行多级级联，若要得??到Ｗ位的分辨率，则需要个比较器级联而成’需要比较Ｗ次Ｗ确定ＡＭ立输出的??符号。每一级的输入为前一级的输出，将每级输入乘Ｗ?２，在下一个周期，根据上??一级输出的符号加上或减去基准电压从而输出该级的数字码。每一级的自身转换??在一个时钟周期内便可完成，从整体系统来看，这相当于完成一次整体转换只需??要一个时钟周期就可Ｗ。单级的转换周期决定了系统的采样频率，因此送使得转??换速率得到了极大的提高。但是，这却是＾式延时为代价的。所谓延时，在流水线??１１??
【参考文献】：
期刊论文
[1]12位800 MS/s ADC设计[J]. 张正平,徐骅,王永禄,马莉,杨世福. 微电子学. 2014(05)
[2]我国集成电路发展现状及对策分析[J]. 韦晓月. 电子制作. 2013(16)
[3]国内集成电路发展现状及其跨越发展的对策[J]. 王守祥,赖凡. 微电子学. 2013(04)
[4]一个低功耗1G-samples/s,6-bit折叠插值ADC芯片设计[J]. 李政,张盛,刘萌萌,杨津,林孝康. 电路与系统学报. 2012(01)
[5]8 bit 400 MS/s CMOS折叠插值结构ADC的设计[J]. 刘兴强,李冬梅. 半导体技术. 2009(09)
[6]高速A/D转换器的研究进展及发展趋势[J]. 吴兴斌. 微电子学. 2009(03)
[7]1.8V 8 bit 200MS/s折叠插值模数转换器设计[J]. 邹涌,李冬梅. 电子测量技术. 2009(06)
博士论文
[1]折叠内插模数转换器的高精度设计研究与实现[D]. 李晓娟.西安电子科技大学 2012
[2]折叠内插模数转换器的高速、低功耗低电压设计方法研究[D]. 林俪.复旦大学 2010
硕士论文
[1]高速折叠插值模数转换器的设计[D]. 韩志伟.哈尔滨工业大学 2013
[2]基于0.35um混合信号CMOS工艺的12位、100ksps SAR ADC的设计与实现[D]. 王兴意.国防科学技术大学 2010
[3]高速折叠插值模数转换器的设计[D]. 王平.上海交通大学 2009
[4]流水式折叠插值模数转换器的关键技术[D]. 付雨男.哈尔滨工业大学 2008
[5]8位60MS/s折叠插值模数转换器的设计[D]. 赵洁.西北大学 2006
本文编号：3306621
【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校
【文章页数】：81 页
【学位级别】：硕士
【部分图文】：
图２．１?ＡＤＣ的基本结构??
?％??图２．８?Ｆｌａｓｈ?ＡＤＣ结构图??Ｆｉｇ?２．８?ＳｔｒｕｃＵｉｒｅ?ｏｆ?比ｅ?Ｆｌａｓｈ?ＡＤＣ??假设该种ＡＤＣ的分辨率为ｉＶ，那么它需要的比较器个数为２＂－１个，电阻的??个数为户个。最前端的参考电阻串将参考电压分为２＂份，每个值都连接到后端比??１０??
图２．９流水线ＡＤＣ基本结构??Ｆｉｇ?２．９?Ｓｔｒｕｃｔｕｒｅ?ｏｆ?化ｅ?巧ｐｅｌｉｎｅ?ＡＤＣ??流水线结构的ＡＤＣ是一种能够提供高速、高精度的ＡＤＣ口７］口８］，如上图２．９??所示是它的基本结构框图。这种结构的ＡＤＣ是将比较网络进行多级级联，若要得??到Ｗ位的分辨率，则需要个比较器级联而成’需要比较Ｗ次Ｗ确定ＡＭ立输出的??符号。每一级的输入为前一级的输出，将每级输入乘Ｗ?２，在下一个周期，根据上??一级输出的符号加上或减去基准电压从而输出该级的数字码。每一级的自身转换??在一个时钟周期内便可完成，从整体系统来看，这相当于完成一次整体转换只需??要一个时钟周期就可Ｗ。单级的转换周期决定了系统的采样频率，因此送使得转??换速率得到了极大的提高。但是，这却是＾式延时为代价的。所谓延时，在流水线??１１??
【参考文献】：
期刊论文
[1]12位800 MS/s ADC设计[J]. 张正平,徐骅,王永禄,马莉,杨世福. 微电子学. 2014(05)
[2]我国集成电路发展现状及对策分析[J]. 韦晓月. 电子制作. 2013(16)
[3]国内集成电路发展现状及其跨越发展的对策[J]. 王守祥,赖凡. 微电子学. 2013(04)
[4]一个低功耗1G-samples/s,6-bit折叠插值ADC芯片设计[J]. 李政,张盛,刘萌萌,杨津,林孝康. 电路与系统学报. 2012(01)
[5]8 bit 400 MS/s CMOS折叠插值结构ADC的设计[J]. 刘兴强,李冬梅. 半导体技术. 2009(09)
[6]高速A/D转换器的研究进展及发展趋势[J]. 吴兴斌. 微电子学. 2009(03)
[7]1.8V 8 bit 200MS/s折叠插值模数转换器设计[J]. 邹涌,李冬梅. 电子测量技术. 2009(06)
博士论文
[1]折叠内插模数转换器的高精度设计研究与实现[D]. 李晓娟.西安电子科技大学 2012
[2]折叠内插模数转换器的高速、低功耗低电压设计方法研究[D]. 林俪.复旦大学 2010
硕士论文
[1]高速折叠插值模数转换器的设计[D]. 韩志伟.哈尔滨工业大学 2013
[2]基于0.35um混合信号CMOS工艺的12位、100ksps SAR ADC的设计与实现[D]. 王兴意.国防科学技术大学 2010
[3]高速折叠插值模数转换器的设计[D]. 王平.上海交通大学 2009
[4]流水式折叠插值模数转换器的关键技术[D]. 付雨男.哈尔滨工业大学 2008
[5]8位60MS/s折叠插值模数转换器的设计[D]. 赵洁.西北大学 2006
本文编号：3306621
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3306621.html
