低压LDMOS器件及高压新结构的研究与设计
发布时间：2021-07-31 23:41
随着电力电子技术的发展,功率半导体器件越来越受到大家的重视,功率MOSFET作为功率半导体器件的重要分支,凭借其开关速度快,输入阻抗高,工作频率高,驱动电路简单等优点迅速占领了大部分的市场份额。横向双扩散MOSFET（LDMOS）结构由于其制造工艺与CMOS制造工艺兼容,且易于集成而被广泛应用于智能功率集成电路（SPIC）和高压功率集成电路（HVIC）中。在LDMOS器件设计中,为了缓解击穿电压和导通电阻两个关键参数之间的矛盾关系,介绍了几种常用的结终端技术,并对降低表面场技术（RESURF）和降低体内场技术（REBULF）进行了详细分析,在此基础上,分别对低压和高压的LDMOS器件进行优化设计和仿真验证。在汽车电子,智能家居等应用环境中,作为核心的低压LDMOS器件决定了整个电路的性能,因此低压LDMOS器件的设计至关重要,本文设计了一款60V低压LDMOS,详细介绍了器件的工艺流程,分析了器件结构的耐压机理,并在此基础上找出了影响器件电学性能的关键参数,针对这些参数设计不同的仿真实验,最终找到了一组较优的参数,仿真得到了阈值电压为1.7V,击穿电压为106.4V,比导通电阻为4.7...
【文章来源】：西南交通大学四川省 211工程院校 教育部直属院校
【文章页数】：63 页
【学位级别】：硕士
【部分图文】：
三种纵向功率MOSFET的横截面结构图
然而沟槽底部大电场的限制使得 UMOS 仅适用于低压低功耗场景。着工艺制造技术的提高，越来越多的结构被研制出来，比如超结[12-n)结构，分裂栅结构[15]，W 型沟槽结构[16]以及带变 K 介质的 UMOS[17]横向功率 MOSFET 的研究现状71 年 Y.Tarui 等 人 在 普 通 MOSFET 的 基 础 上 提 出 了 横 向 ET(LDMOS)结构，如图 1.3 所示。与普通 MOSFET 相比，LDMOS 采用，能有效控制沟道长度。P-base 区的作用在于提高源区下方的 P 型区浓区域与漂移区的横向 PN 结发生穿通型击穿，降低器件击穿电压，同时以调节器件的阈值电压。LDMOS 在沟道和漏区之间引入了较长的轻掺区域减弱了器件的短沟道效应，降低了器件栅漏之间的寄生电容，增加电压，相应的，漂移区的引入也大幅增加了器件的导通电阻。
击穿电压的提高，而这恰恰会使得导通电阻也增加，因此在设计时需要考虑之间的折中，各种结终端技术也因此诞生。而其中在设计 LDMOS 时最常用是降低表面场技术了，而随着薄外延 LDMOS 器件逐渐成为主流，降低体内逐渐成为研究的重点，因此本章将着重介绍降低表面场和体内场技术。 降低表面场技术LDMOS 一般做在轻掺杂的反型外延层之上，如图 2-1 所示。反向耐压情况下源极接地，漏极外加偏置电压，此时不仅横向的 P-base/N-drift 结对漂移区有，同时衬底对漂移区也起到辅助耗尽作用，如果此时漂移区被完全耗尽，横场将会呈“M 型”分布，纵向电场则会呈三角形分布。如果表面电场峰值达电场，击穿将发生在体内，相比没有轻掺杂异型外延层的 LDMOS，该结构可区浓度更高，且器件的击穿电压也更高，这就是 RESURF 技术。
【参考文献】：
期刊论文
[1]具有纵向辅助耗尽衬底层的新型横向双扩散金属氧化物半导体场效应晶体管[J]. 赵逸涵,段宝兴,袁嵩,吕建梅,杨银堂. 物理学报. 2017(07)
[2]从功率半导体器件发展看电力电子技术未来[J]. 胡强,王思亮,张世勇. 东方电气评论. 2015(03)
[3]全耗尽型浮空埋层LDMOS的耐压特性[J]. 成建兵,张波,李肇基. 半导体学报. 2008(02)
[4]场限环结构电压和边界峰值电场分布及环间距优化[J]. 何进,张兴. 固体电子学研究与进展. 2003(02)
[5]场限环的简单理论[J]. 陈星弼. 电子学报. 1988(03)
博士论文
[1]横向高压器件电场调制效应及新器件研究[D]. 段宝兴.电子科技大学 2007
硕士论文
[1]高耐压LDMOS器件结构的设计研究[D]. 葛微微.电子科技大学 2013
本文编号：3314404
【文章来源】：西南交通大学四川省 211工程院校 教育部直属院校
【文章页数】：63 页
【学位级别】：硕士
【部分图文】：
三种纵向功率MOSFET的横截面结构图
然而沟槽底部大电场的限制使得 UMOS 仅适用于低压低功耗场景。着工艺制造技术的提高，越来越多的结构被研制出来，比如超结[12-n)结构，分裂栅结构[15]，W 型沟槽结构[16]以及带变 K 介质的 UMOS[17]横向功率 MOSFET 的研究现状71 年 Y.Tarui 等 人 在 普 通 MOSFET 的 基 础 上 提 出 了 横 向 ET(LDMOS)结构，如图 1.3 所示。与普通 MOSFET 相比，LDMOS 采用，能有效控制沟道长度。P-base 区的作用在于提高源区下方的 P 型区浓区域与漂移区的横向 PN 结发生穿通型击穿，降低器件击穿电压，同时以调节器件的阈值电压。LDMOS 在沟道和漏区之间引入了较长的轻掺区域减弱了器件的短沟道效应，降低了器件栅漏之间的寄生电容，增加电压，相应的，漂移区的引入也大幅增加了器件的导通电阻。
击穿电压的提高，而这恰恰会使得导通电阻也增加，因此在设计时需要考虑之间的折中，各种结终端技术也因此诞生。而其中在设计 LDMOS 时最常用是降低表面场技术了，而随着薄外延 LDMOS 器件逐渐成为主流，降低体内逐渐成为研究的重点，因此本章将着重介绍降低表面场和体内场技术。 降低表面场技术LDMOS 一般做在轻掺杂的反型外延层之上，如图 2-1 所示。反向耐压情况下源极接地，漏极外加偏置电压，此时不仅横向的 P-base/N-drift 结对漂移区有，同时衬底对漂移区也起到辅助耗尽作用，如果此时漂移区被完全耗尽，横场将会呈“M 型”分布，纵向电场则会呈三角形分布。如果表面电场峰值达电场，击穿将发生在体内，相比没有轻掺杂异型外延层的 LDMOS，该结构可区浓度更高，且器件的击穿电压也更高，这就是 RESURF 技术。
【参考文献】：
期刊论文
[1]具有纵向辅助耗尽衬底层的新型横向双扩散金属氧化物半导体场效应晶体管[J]. 赵逸涵,段宝兴,袁嵩,吕建梅,杨银堂. 物理学报. 2017(07)
[2]从功率半导体器件发展看电力电子技术未来[J]. 胡强,王思亮,张世勇. 东方电气评论. 2015(03)
[3]全耗尽型浮空埋层LDMOS的耐压特性[J]. 成建兵,张波,李肇基. 半导体学报. 2008(02)
[4]场限环结构电压和边界峰值电场分布及环间距优化[J]. 何进,张兴. 固体电子学研究与进展. 2003(02)
[5]场限环的简单理论[J]. 陈星弼. 电子学报. 1988(03)
博士论文
[1]横向高压器件电场调制效应及新器件研究[D]. 段宝兴.电子科技大学 2007
硕士论文
[1]高耐压LDMOS器件结构的设计研究[D]. 葛微微.电子科技大学 2013
本文编号：3314404
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3314404.html
