基于比较器亚稳态进行电容失配校准的12位SAR ADC设计
发布时间：2021-08-06 21:42
随着科技的发展,信号的处理也越来越趋向于数字化,但现实世界的信号却是连续的模拟信号。作为模拟信号与数字信号的重要桥梁,模数转换器（Analog-to-Digital Converter,ADC）是一类十分重要的电路模块。其中,逐次逼近型模数转换器（Success Approximation Register ADC,SAR ADC）由于其功耗低,拥有中等的分辨率而受到了广泛的关注。电容失配是影响SAR ADC性能的关键因素之一。对于10位以上的SAR ADC,电容失配的存在使得ADC的精度很难再进一步提高。同时,为了进一步提高速度,电容阵列的尺寸也需要相应减小,而这使得电容失配的问题更加显著。本文基于CMOS 40nm工艺,设计了一种基于比较器亚稳态进行电容失配校准的12-bit SAR ADC并完成了版图设计进行了后仿真。比较器亚稳态描述的是比较器速度非常慢以至于在长时间内无法给出结果的状态,该状态下的比较器输入电压十分接近。该校准算法利用这个特点,将比较器亚稳态作为一种标志并且求得了在没有电容失配时的理想码字,通过比较ADC实际输出码字与理想码字,得到了该位电容失配引入的误差,从而...
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：92 页
【学位级别】：硕士
【部分图文】：
栅压自举开关的版图
第五章SARADC的设计与实现59XYCLCL图5-4正反馈环按3.3.4节所述动态比较器噪声仿真方法，本文所使用StrongARMLatch比较器在输入差分电压为135V时，1000次比较中比较器输出为1的概率为84.98%，可近似得到比较器的噪声为135V。而本文所述ADC的LSB为537V，故其噪声性能满足设计要求。比较器的失调电压可以通过蒙特卡洛仿真得到。固定比较器负端输入电压为共模，正端加一斜坡电压，找到输出从0翻转到1时的正端电压值，它与共模电压的差值便是比较器的失调电压。经过1000的仿真后，其结果如图5-5所示，得到本文所用比较器的失调电压均值为-15.1913V，标准差为1.85341mV，考虑到三倍标准差便约为5.55mV，远小于本文所述SARADC可校准失调电压33.34mV。SARADC的失调校准会在5.4.1节讲到。图5-5比较器失调电压蒙特卡洛仿真图5-6所示为比较器的整体版图以及输入对管的布局。输入对管匹配程度对比较器失调有着十分巨大的影响，为增大输入对管的匹配程度，管子M1和M2的布局如图5-6（b）所示。图中所有的A部分代表输入管M1，所有的B部分代表输入管M2，A和B交叉排列形成共质心结构减小了梯度效应的影响。图中D代表
电子科技大学硕士学位论文60虚拟管（Dummy），是为了保证处于边缘的管子周围的环境与其余管子一致，增加匹配程度。(a)(b)图5-6比较器版图。(a)整体版图；(b)输入对管5.3CDAC的设计5.3.1单位电容CDAC的每一位电容都设计为单位电容的整数倍，因为这种方法更容易满足匹配要求，达到每位电容之间相对精确的比例，因此单位电容的选择关系着整个ADC的性能。单位电容首先要满足的是采样热噪声小于量化噪声。由于本文为差分输入ADC，因此热噪声需要考虑P端和N端，即需要满足：4212FSNTPTNTkTkTkTVCCC+=(5-1)其中，T为热力学温度，k为玻尔兹曼常数。CT代表总电容，CTP与CTN分别为P端和N端电容阵列总电容，且CTP=CTN=0.5CT。VFS为ADC满幅输入电压。在本文中VFS=2.2V，N=12，代入（5-1）式可求得总电容CT至少应该大于0.688pF。除了热噪声以外，单位电容越大电容失配相对就越小，CDAC的电容精确度就越高，但大电容会带来更长的电荷重分配时间，减慢CDAC量化速度，因此也要折中选择。本文所用单位电容大小为2.37fF，总电容大小为20.02pF，大于0.688pF，满
【参考文献】：
期刊论文
[1]孔径抖动对中频采样系统信噪比影响的研究[J]. 曹鹏,费元春. 电子学报. 2004(03)
博士论文
[1]逐次逼近型模数转换器及其噪声整形混合结构的研究与实现[D]. 杨家琪.中国科学技术大学 2018
[2]基于非二进制量化算法的逐次逼近模数转换器的设计[D]. 杜翎.电子科技大学 2016
[3]高性能低功耗SAR ADC的研究与设计[D]. 高俊枫.电子科技大学 2015
[4]GaAs HBT超高速折叠内插ADC芯片设计方法研究[D]. 张金灿.西安电子科技大学 2014
硕士论文
[1]一种采用冗余位技术的12位SAR ADC的设计与研究[D]. 何生生.电子科技大学 2019
[2]一种采用新型片上校准技术的Pipeline ADC设计[D]. 毛祚伟.电子科技大学 2018
[3]一种应用电容正反馈结构的Pipeline ADC的设计[D]. 牛胜普.电子科技大学 2018
[4]带模拟后台校正的14位低功耗SAR ADC设计[D]. 王岑.电子科技大学 2017
[5]16位1MSPS逐次逼近型模数转换器设计研究[D]. 叶谦.西安电子科技大学 2015
本文编号：3326543
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：92 页
【学位级别】：硕士
【部分图文】：
栅压自举开关的版图
第五章SARADC的设计与实现59XYCLCL图5-4正反馈环按3.3.4节所述动态比较器噪声仿真方法，本文所使用StrongARMLatch比较器在输入差分电压为135V时，1000次比较中比较器输出为1的概率为84.98%，可近似得到比较器的噪声为135V。而本文所述ADC的LSB为537V，故其噪声性能满足设计要求。比较器的失调电压可以通过蒙特卡洛仿真得到。固定比较器负端输入电压为共模，正端加一斜坡电压，找到输出从0翻转到1时的正端电压值，它与共模电压的差值便是比较器的失调电压。经过1000的仿真后，其结果如图5-5所示，得到本文所用比较器的失调电压均值为-15.1913V，标准差为1.85341mV，考虑到三倍标准差便约为5.55mV，远小于本文所述SARADC可校准失调电压33.34mV。SARADC的失调校准会在5.4.1节讲到。图5-5比较器失调电压蒙特卡洛仿真图5-6所示为比较器的整体版图以及输入对管的布局。输入对管匹配程度对比较器失调有着十分巨大的影响，为增大输入对管的匹配程度，管子M1和M2的布局如图5-6（b）所示。图中所有的A部分代表输入管M1，所有的B部分代表输入管M2，A和B交叉排列形成共质心结构减小了梯度效应的影响。图中D代表
电子科技大学硕士学位论文60虚拟管（Dummy），是为了保证处于边缘的管子周围的环境与其余管子一致，增加匹配程度。(a)(b)图5-6比较器版图。(a)整体版图；(b)输入对管5.3CDAC的设计5.3.1单位电容CDAC的每一位电容都设计为单位电容的整数倍，因为这种方法更容易满足匹配要求，达到每位电容之间相对精确的比例，因此单位电容的选择关系着整个ADC的性能。单位电容首先要满足的是采样热噪声小于量化噪声。由于本文为差分输入ADC，因此热噪声需要考虑P端和N端，即需要满足：4212FSNTPTNTkTkTkTVCCC+=(5-1)其中，T为热力学温度，k为玻尔兹曼常数。CT代表总电容，CTP与CTN分别为P端和N端电容阵列总电容，且CTP=CTN=0.5CT。VFS为ADC满幅输入电压。在本文中VFS=2.2V，N=12，代入（5-1）式可求得总电容CT至少应该大于0.688pF。除了热噪声以外，单位电容越大电容失配相对就越小，CDAC的电容精确度就越高，但大电容会带来更长的电荷重分配时间，减慢CDAC量化速度，因此也要折中选择。本文所用单位电容大小为2.37fF，总电容大小为20.02pF，大于0.688pF，满
【参考文献】：
期刊论文
[1]孔径抖动对中频采样系统信噪比影响的研究[J]. 曹鹏,费元春. 电子学报. 2004(03)
博士论文
[1]逐次逼近型模数转换器及其噪声整形混合结构的研究与实现[D]. 杨家琪.中国科学技术大学 2018
[2]基于非二进制量化算法的逐次逼近模数转换器的设计[D]. 杜翎.电子科技大学 2016
[3]高性能低功耗SAR ADC的研究与设计[D]. 高俊枫.电子科技大学 2015
[4]GaAs HBT超高速折叠内插ADC芯片设计方法研究[D]. 张金灿.西安电子科技大学 2014
硕士论文
[1]一种采用冗余位技术的12位SAR ADC的设计与研究[D]. 何生生.电子科技大学 2019
[2]一种采用新型片上校准技术的Pipeline ADC设计[D]. 毛祚伟.电子科技大学 2018
[3]一种应用电容正反馈结构的Pipeline ADC的设计[D]. 牛胜普.电子科技大学 2018
[4]带模拟后台校正的14位低功耗SAR ADC设计[D]. 王岑.电子科技大学 2017
[5]16位1MSPS逐次逼近型模数转换器设计研究[D]. 叶谦.西安电子科技大学 2015
本文编号：3326543
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3326543.html
