基于FPGA的卷积神经网络的IP化设计与实现
发布时间：2021-08-14 07:20
人工智能领域的研究包含人脸识别和物体检测等多个方向,被广泛应用在多种行业,越来越多的人们享受到人工智能所带来的便利。而在人工智能和机器学习中扮演重要角色的卷积神经网络,就成为了当下的研究热点。卷积神经网络算法一般是在CPU和GPU上实现,通过网络的构建对目标进行训练,提取出关键信息。但由于通用处理器的体积相对较大、功耗较高的问题,难以将卷积神经网络部署,来满足边缘计算的需求。现场可编程门阵列（Field Programmable Gate Array,FPGA）拥有着编程逻辑资源丰富、灵活可配置、功耗低等特点,能够实现卷积神经网络的并行化计算,是移植卷积神经网络运算的重要硬件平台之一。本文研究了基于FPGA的卷积神经网络的IP化设计与实现,结合FPGA自身特性,对卷积神经网络中卷积层和池化层的计算进行了并行化的研究,选取合适FPGA电路实现的激活函数。在此基础上,为了实现简单便捷的将卷积神经网络向FPGA端的移植,故提出对卷积神经网络各层进行IP化设计,从而降低网络向FPGA端的移植难度。主要研究内容如下:（1）构建了MY-NET网络。在传统数字手写识别网络MNIST的基础上进行改进,...
【文章来源】：海南大学海南省 211工程院校
【文章页数】：54 页
【学位级别】：硕士
【部分图文】：
PYNQ开发流程
海南大学硕士学位论文7将预训练好的权值的调用与导入、手写数字图像的调用与导入、IP核复用的调用以及数据读取等任务；PS端的IP模块如下图所示：图2-2ZYNQIP模块Fig.2-2ZYNQIPModule2）ProgrammingLogic（简称PL），PL作为可编程逻辑，也就是作为系统实现的硬件部分。主要是负责卷积神经网络各层IP核的设计实现，以及在各层IP核封装完成后，对系统通过blockdesign的整体设计。简言之，PL端就是负责卷积神经网络的硬件实现。软硬件协同的系统结构如图所示：图2-3软硬件协同结构Fig.2-3Softwareandhardwarecoordinationstructure软硬件协同设计在和传统的纯硬件开发或者纯软件开发的优势在于：1）充分发挥软件和硬件部分优势，利用协同设计的方式，简化了开发流程。2）软硬件协同设计的可移植性强。2.3系统整体架构整个系统在PYNQ-Z1开发板上实现，由ARM+FPGA共同构成。整个系统的控制由ARM上搭载的Linux系统进行完成。ARM负责发送图像数据和接收FPGA计算后的输出结果，并控制卷积神经网络进行计算。FPGA负责卷积神经网络的运算。
海南大学硕士学位论文7将预训练好的权值的调用与导入、手写数字图像的调用与导入、IP核复用的调用以及数据读取等任务；PS端的IP模块如下图所示：图2-2ZYNQIP模块Fig.2-2ZYNQIPModule2）ProgrammingLogic（简称PL），PL作为可编程逻辑，也就是作为系统实现的硬件部分。主要是负责卷积神经网络各层IP核的设计实现，以及在各层IP核封装完成后，对系统通过blockdesign的整体设计。简言之，PL端就是负责卷积神经网络的硬件实现。软硬件协同的系统结构如图所示：图2-3软硬件协同结构Fig.2-3Softwareandhardwarecoordinationstructure软硬件协同设计在和传统的纯硬件开发或者纯软件开发的优势在于：1）充分发挥软件和硬件部分优势，利用协同设计的方式，简化了开发流程。2）软硬件协同设计的可移植性强。2.3系统整体架构整个系统在PYNQ-Z1开发板上实现，由ARM+FPGA共同构成。整个系统的控制由ARM上搭载的Linux系统进行完成。ARM负责发送图像数据和接收FPGA计算后的输出结果，并控制卷积神经网络进行计算。FPGA负责卷积神经网络的运算。
【参考文献】：
期刊论文
[1]卷积神经网络数字识别系统的FPGA实现[J]. 孙敬成,王正彦,李增刚. 计算机工程与应用. 2020(13)
[2]深度学习FPGA加速器的进展与趋势[J]. 吴艳霞,梁楷,刘颖,崔慧敏. 计算机学报. 2019(11)
[3]卷积神经网络研究综述[J]. 周飞燕,金林鹏,董军. 计算机学报. 2017(06)
[4]卷积神经网络研究综述[J]. 李彦冬,郝宗波,雷航. 计算机应用. 2016(09)
[5]基于FPGA的卷积神经网络加速器[J]. 余子健,马德,严晓浪,沈君成. 计算机工程. 2017(01)
[6]卷积神经网络的FPGA并行加速方案设计[J]. 方睿,刘加贺,薛志辉,杨广文. 计算机工程与应用. 2015(08)
[7]采用FPGA的机器视觉系统发展现状与趋势[J]. 原魁,肖晗,何文浩. 计算机工程与应用. 2010(36)
博士论文
[1]基于FPGA的卷积神经网络并行结构研究[D]. 陆志坚.哈尔滨工程大学 2013
硕士论文
[1]基于FPGA的卷积神经网络并行加速器设计[D]. 张孟逸.哈尔滨理工大学 2019
[2]基于FPGA的卷积人工神经网络加速方法与实现研究[D]. 王金兰.兰州大学 2018
[3]FPGA加速卷积神经网络训练的研究与实现[D]. 魏小淞.西安电子科技大学 2018
[4]基于TensorFlow的卷积神经网络的应用研究[D]. 姜新猛.华中师范大学 2017
[5]基于FPGA的卷积神经网络加速器设计[D]. 王思阳.电子科技大学 2017
[6]面向大数据的CPU/GPU/FPGA计算平台研究[D]. 黄海洋.电子科技大学 2017
[7]基于FPGA的卷积神经网络加速器[D]. 余子健.浙江大学 2016
[8]基于FPGA的卷积神经网络应用研究[D]. 王羽.华南理工大学 2016
本文编号：3342041
【文章来源】：海南大学海南省 211工程院校
【文章页数】：54 页
【学位级别】：硕士
【部分图文】：
PYNQ开发流程
海南大学硕士学位论文7将预训练好的权值的调用与导入、手写数字图像的调用与导入、IP核复用的调用以及数据读取等任务；PS端的IP模块如下图所示：图2-2ZYNQIP模块Fig.2-2ZYNQIPModule2）ProgrammingLogic（简称PL），PL作为可编程逻辑，也就是作为系统实现的硬件部分。主要是负责卷积神经网络各层IP核的设计实现，以及在各层IP核封装完成后，对系统通过blockdesign的整体设计。简言之，PL端就是负责卷积神经网络的硬件实现。软硬件协同的系统结构如图所示：图2-3软硬件协同结构Fig.2-3Softwareandhardwarecoordinationstructure软硬件协同设计在和传统的纯硬件开发或者纯软件开发的优势在于：1）充分发挥软件和硬件部分优势，利用协同设计的方式，简化了开发流程。2）软硬件协同设计的可移植性强。2.3系统整体架构整个系统在PYNQ-Z1开发板上实现，由ARM+FPGA共同构成。整个系统的控制由ARM上搭载的Linux系统进行完成。ARM负责发送图像数据和接收FPGA计算后的输出结果，并控制卷积神经网络进行计算。FPGA负责卷积神经网络的运算。
海南大学硕士学位论文7将预训练好的权值的调用与导入、手写数字图像的调用与导入、IP核复用的调用以及数据读取等任务；PS端的IP模块如下图所示：图2-2ZYNQIP模块Fig.2-2ZYNQIPModule2）ProgrammingLogic（简称PL），PL作为可编程逻辑，也就是作为系统实现的硬件部分。主要是负责卷积神经网络各层IP核的设计实现，以及在各层IP核封装完成后，对系统通过blockdesign的整体设计。简言之，PL端就是负责卷积神经网络的硬件实现。软硬件协同的系统结构如图所示：图2-3软硬件协同结构Fig.2-3Softwareandhardwarecoordinationstructure软硬件协同设计在和传统的纯硬件开发或者纯软件开发的优势在于：1）充分发挥软件和硬件部分优势，利用协同设计的方式，简化了开发流程。2）软硬件协同设计的可移植性强。2.3系统整体架构整个系统在PYNQ-Z1开发板上实现，由ARM+FPGA共同构成。整个系统的控制由ARM上搭载的Linux系统进行完成。ARM负责发送图像数据和接收FPGA计算后的输出结果，并控制卷积神经网络进行计算。FPGA负责卷积神经网络的运算。
【参考文献】：
期刊论文
[1]卷积神经网络数字识别系统的FPGA实现[J]. 孙敬成,王正彦,李增刚. 计算机工程与应用. 2020(13)
[2]深度学习FPGA加速器的进展与趋势[J]. 吴艳霞,梁楷,刘颖,崔慧敏. 计算机学报. 2019(11)
[3]卷积神经网络研究综述[J]. 周飞燕,金林鹏,董军. 计算机学报. 2017(06)
[4]卷积神经网络研究综述[J]. 李彦冬,郝宗波,雷航. 计算机应用. 2016(09)
[5]基于FPGA的卷积神经网络加速器[J]. 余子健,马德,严晓浪,沈君成. 计算机工程. 2017(01)
[6]卷积神经网络的FPGA并行加速方案设计[J]. 方睿,刘加贺,薛志辉,杨广文. 计算机工程与应用. 2015(08)
[7]采用FPGA的机器视觉系统发展现状与趋势[J]. 原魁,肖晗,何文浩. 计算机工程与应用. 2010(36)
博士论文
[1]基于FPGA的卷积神经网络并行结构研究[D]. 陆志坚.哈尔滨工程大学 2013
硕士论文
[1]基于FPGA的卷积神经网络并行加速器设计[D]. 张孟逸.哈尔滨理工大学 2019
[2]基于FPGA的卷积人工神经网络加速方法与实现研究[D]. 王金兰.兰州大学 2018
[3]FPGA加速卷积神经网络训练的研究与实现[D]. 魏小淞.西安电子科技大学 2018
[4]基于TensorFlow的卷积神经网络的应用研究[D]. 姜新猛.华中师范大学 2017
[5]基于FPGA的卷积神经网络加速器设计[D]. 王思阳.电子科技大学 2017
[6]面向大数据的CPU/GPU/FPGA计算平台研究[D]. 黄海洋.电子科技大学 2017
[7]基于FPGA的卷积神经网络加速器[D]. 余子健.浙江大学 2016
[8]基于FPGA的卷积神经网络应用研究[D]. 王羽.华南理工大学 2016
本文编号：3342041
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3342041.html
