多模多标准CMOS锁相环频率综合器中小数分频器的设计

发布时间：2021-08-30 11:47

　　随着无线通信技术的快速发展和通信设备的升级换代,多模多标准的无线通信系统开始极具应用前景与现实需求,因此多模多标准射频收发机的设计也迅速成为研究人员关注的热点。作为射频收发机中的关键模块,频率综合器能够为发射机和接收机提供稳定的本振信号,因此其性能优劣将直接影响整个射频收发机的性能。本课题将研究并设计频率综合器中的关键模块小数分频器。本文首先介绍小数频率综合器的基本理论与系统结构,剖析了各个子模块的结构与其线性化模型,然后推导了锁相环频率综合器系统的传递函数,并深入研究了环路的稳定性与相位噪声模型。本课题中小数分频器主要由三个子模块组成,分别为高速二分频器、0.5步进可编程分频器和Δ-Σ调制器。本设计中高速二分频器采用源级耦合形式的触发器实现,能够工作在1GHz⁸GHz的频率范围内,同时将VCO的输出信号进行二分频从而得到四相正交信号。0.5步进可编程分频器由相位切换电路与整数可编程分频器组成,其中相位切换电路能够实现0.5步进,能够有效降低电路中的量化噪声。整数可编程分频器采用5级2/3分频器级联而成,并且加入逻辑门以扩展其分频比,实际结构可以实现4^6... 

【文章来源】：东南大学江苏省 211工程院校 985工程院校 教育部直属院校

【文章页数】：82 页

【学位级别】：硕士

【部分图文】：

输入时钟频率为8GHz时仿真结果

27图 3-6 输入时钟频率为 10GHz 时仿真结果表 3-3 给出了高速二分频器设计指标与前仿真结果的比较。其中工作频率范围是在最差情况艺角、85℃环境下测试所得，工作电流则是最高频率下的工作电流。可以发现，高速二分频满足指标要求。表 3-3 高速二分频器前仿真与设计指标对比设计指标 前仿真结果工作频率范围/GHz 1~8 0.4~10.7（最差情况下）工作电流/mA < 3 <2.5（最高频率下）正交信号相位误差/° < 5 2.16

图 3-17 四分频器前仿真波形图 3-18 2/3 分频器链最低分频比 4 时的仿真结果2/3 分频器链的仿真需要验证其工作频率范围以及分频比覆盖范围是否满足指标要求。在 T

【参考文献】：
博士论文
[1]射频接收机中分数分频频率综合器的研究与设计[D]. 卢磊.复旦大学 2009
[2]△∑相位及延时锁定环中的量化噪声抑制技术[D]. 喻学艺.清华大学 2009

硕士论文
[1]多模CMOS频率综合器关键模块设计及其整体优化[D]. 孙天慧.东南大学 2017
[2]UHF RFID阅读器中∑△分数频率综合器的优化设计[D]. 宋韦.南京邮电大学 2016
[3]多模多标准射频接收机中小数分频器和AFC的设计[D]. 罗汀.东南大学 2016
[4]多模多标准系统中小数分频器的设计[D]. 王加锋.东南大学 2015



本文编号：3372719