隧穿场效应晶体管的新结构设计及应用研究

发布时间：2021-08-31 11:28

　　伴随着微电子技术不断发展的脚步,电子产品最核心的元器件—金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET）的工艺尺寸持续减小,但是MOSFET的工作电压不能随着工艺持续降低,这使得功耗成为MOSFET面临的主要挑战。MOSFET热电子发射的工作机制使其亚阈值摆幅无法低于60mV/dec,较高的亚阈值电流（关态泄漏电流）成为静态功耗的主要来源。目前,研究者们提出的隧穿场效应晶体管（Tunneling Field Effect Transistor,TFET）是一种有效的低功耗器件。TFET带带隧穿的导通机制打破了亚阈值摆幅高于60mV/dec的限制,其极低的关态泄漏电流大大降低了器件的功耗。普通的平面TFET是以栅控隧道二极管为基础的。由于硅材料是间接带隙,且禁带宽度大,所以很小的开态电流是限制平面硅基TFET大规模应用的主要因素。此外,复杂的重掺杂工艺也是TFET面临的主要挑战之一。近年来,研究者们设计了一些新结构TFET,如异质结TFET、U型沟道TFET（UTFET）、无掺杂TFET等。异... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：177 页

【学位级别】：博士

【部分图文】：

工ntelCPU中焦成的元器样折量的夺化趋热

MOSFET 尺寸持续减小，但是 32nm 以下由于电源电压不能持耗将成为制约其性能的主要因素。从图 1.2 中可以看出，随着，器件的静态功耗和动态功耗均呈指数形式增加，特别是静态工艺尺寸减小到 10nm 时，静态功耗和动态功耗同等严重。一这两种功耗的来源不同，关态泄漏电流是静态功耗的主要来源的主要来源。式(1-1)[9]表示的是 MOSFET 的总功耗，第一项代，与电源电压 Vdd的平方成正比，第二项为 MOSFET 的静态态电流成正比。2d dd OFF ddP L CV f I V MOSFET 的工作电压和关态电流均能降低时，其功耗将减小。几纳米以后，工作电压很难降低，因此动态功耗无法持续降低 MOSFET 关态电流增加，这无疑增加了静态功耗。由于动态电源电压，所以目前许多研究者将 MOSFET 的功耗降低目标

ET 亚阈值摆幅降低措施SFET 在纳米工艺下功耗大的问题，研究者们纷纷采取各降低关态泄漏电流。采取的措施主要包括：栅氧化层采用层电容；全耗尽绝缘体上硅(Fully Depleted Silicon on Ins艺降低器件的沟道电容；负电容晶体管(Negative CapaciFET)降低器件的体因子；隧穿晶体管(Tunneling Field Eff件的导通机制等。栅介质采用高 k 材料MOS 工艺一直采用常规的 SiO2作为栅介质。从前面的等尺寸的减小，器件的栅氧化层厚度减小，但是，SiO2厚度的。Muller[15]、Tang[16]、Neaton[17]等人通过理论和实验.7nm 时，其带隙结构和绝缘特性将发生很大变化，这样想的栅介质。当栅介质厚度减小到 1nm 以下时，超薄氧


本文编号：3374811