基于二分算法的测试数据编码方案

发布时间：2021-09-09 12:51

　　随着集成电路制造工艺水平的提高,目前集成电路已经进入纳米量级尺寸,根据摩尔定律,未来单个芯片上晶体管的集成数量依然会呈现指数性增长,如此急剧的发展速度必然会提高测试的难度,与之伴随的便是费用成本。面对庞大的测试数据量,对于昂贵的自动测试设备（automatic test equipment,ATE）的硬件性能和可行性提出更高的要求,同时测试所面临的时间、功耗及复杂度问题本质上都是成本的损耗。因此,为了解决这一测试的根本难题,课题的研究具有关键性和实际意义。目前,国内外研究较多从测试数据压缩出发,一定程度上能够解决成本问题,其技术概括为两种:内建自测试（Built-in Self-Test,BIST）和外建自测试（Built-out Self-Test,BOST）。BIST的主要思想是提出在电路内部建立集测试生成、数据加载、响应分析以及测试控制结构系统化一体的方法,使得电路能够测试自身,以此来减低测试所需成本。外建自测试主要是通过压缩IP核的测试数据存储在测试装置内,然后将向量传输至芯片中,最后通过设计外部解压电路实现数据还原。该种技术可以全面的减少测试数据数量和整个测试所需时间,有着更... 

【文章来源】：安庆师范大学安徽省

【文章页数】：47 页

【学位级别】：硕士

【部分图文】：

集成芯核的SOC示例

测试原理示意图

图 2-2 BIST 的一般结构我们在使用片上硬件测试任意一个芯片时，最简易的方法就是通过植入一型片上实验自动测试电路，使其能够与片上输入/输出存储器和控制器相连，我们在实现内建自测试时只需要从输入存储器中获取数据并将其传输至被测路，然后读取输出结果将其与预期输出响应相比较。嵌入式测试[31-32]的该测

【参考文献】：
期刊论文
[1]快速查找最佳有理渐近分数的测试数据压缩方法[J]. 吴海峰,詹文法,程一飞.  系统仿真学报. 2018(06)
[2]一种低功耗双重测试数据压缩方案[J]. 陈田,易鑫,王伟,刘军,梁华国,任福继.  电子学报. 2017(06)
[3]我国集成电路测试技术现状及发展策略[J]. 窦玥.  中国新通信. 2016(17)
[4]基于Viterbi的低功耗确定性测试方案[J]. 陈田,易鑫,郑浏旸,王伟,梁华国,任福继,刘军.  计算机辅助设计与图形学学报. 2016(05)
[5]一种用于测试数据压缩的改进型EFDR编码方法[J]. 邝继顺,周颖波,蔡烁,皮霄林.  电子测量与仪器学报. 2015(10)
[6]一种用于测试数据压缩的自适应EFDR编码方法[J]. 邝继顺,周颖波,蔡烁.  电子与信息学报. 2015(10)
[7]基于镜像对称参考切片的多扫描链测试数据压缩方法[J]. 邝继顺,刘杰镗,张亮.  电子与信息学报. 2015(06)
[8]选择序列的并行折叠计数器[J]. 李扬,梁华国,蒋翠云,常郝,易茂祥,方祥圣,杨彬.  计算机应用. 2014(01)
[9]基于一位标识的测试向量混合编码压缩方法[J]. 马会,邝继顺,马伟.  电子测量与仪器学报. 2013(04)
[10]基于折叠计算的多扫描链BIST方案[J]. 梁华国,李扬,李鑫,易茂祥,王伟,常郝,李松坤.  计算机辅助设计与图形学学报. 2013(04)



本文编号：3392126