基于40nm工艺MCU芯片的低功耗物理设计的研究
发布时间：2021-09-28 11:59
随着集成电路产业的快速发展,电子产品越来越受到欢迎。特别是半导体工艺的不断发展,芯片的工作频率和集成度的不断提高,功耗已经成为集成电路（IC）设计者必须考虑的关键因素,研究高效的低功耗IC设计方法已然变得越来越重要。本文基于40nm工艺,实现了一款MCU芯片的低功耗物理设计,芯片规模（Gates）约600万门,时钟频率为180MHz。本文是基于Synopsys最新布局布线工具IC Compiler Ⅱ（ICC Ⅱ）进行的相关低功耗物理设计的研究,文章首先介绍了集成电路的发展历史和低功耗研究现状,然后介绍了 CMOS功耗的来源及理论,在此基础上,提出了40nm工艺的低功耗设计思想,并介绍了物理设计中常用的几种低功耗技术方法。最后,详细阐述了低功耗设计方法在MCU芯片物理设计中的具体实现,并通过功耗对比分析证明了本文提出的低功耗方法的显著效果。在低功耗布图规划阶段,根据不同的低功耗单元的结构,采取了不同的布局方式和电源引脚的连接方式,特别是电平转换单元,为了使此单元供电充足,本文并没有采取传统的电源轨道供电方式,而是将其电源引脚优先连接到电源条线上,从而更好的发挥其使到达该区域信号的电压摆...
【文章来源】：天津工业大学天津市
【文章页数】：90 页
【学位级别】：硕士
【部分图文】：
工艺变化引起动态和静态功耗的变化趋势
。设计的不同阶段对集成电路的功耗进行一个施进行优化。??艺节点的不断发展，比如现在普遍４０ｎｍ、２８的性能要求越来越高，规模也越来越大，低的越来越重要。??来源及原理??路而言，功耗的主要来源是动态功耗和静功耗组成，而静态功耗又叫泄露功耗１２１。如ＮＭＯＳ管共同构成的ＣＭＯＳ反相器电路，析ＣＭＯＳ电路功耗的主要来源。ＣＭＯＳ电?＾ｓｗｉｔｃｈｉｎｇ?＾ｓｌｔｏｒｔ?ｌｅａｋａｇｅ?－?＾ｓｗｉｔｃｈｉｎｇ?＾ｓｈｏｒｔ?＾ｌ
是一个反相器，在每一个开关周期，负载电到低的整个转换过程中，消耗一定数量的能量，Ｅｎｅｒｇｙ?Ｉ?ｔｒａｎｓｉｔｉｏｎ?＝?Ｑ?？?Ｖ＾Ｄ是负载电容，Ｖｒｏ是电源电压。可以把开关＝?Ｅｎｅｒｇｙ?／?ｔｒａｎｓｉｔｉｏｎ?？ｆ?＝?ＣＬ－Ｖ＾Ｄ－?Ｐｔｍｎｓ?■?ｆｃｌｏｃｋ换频率，Ｐ＿ｓ是时钟发生变化时输出端的转如果进一■步定义：??ＣｅＪＩ＝Ｐｌｒｍｓ－ＣＬ容，表示每个时钟周期进行开关的平均电容，我们熟悉的形式：??＾ｓｗｉｔｃｈｉｎｇ?￣?＇?＾ＤＤ?＇?ｆｃｌｕｃｋ，我们可以看出开关功耗的大小与输入信号的
【参考文献】：
期刊论文
[1]摩尔定律面临挑战 转战移动赋新内涵[J]. 右舍. 通信世界. 2015(14)
[2]集成电路及其可靠性分析[J]. 蒋乐燕,叶知秋,王卫龙. 电子制作. 2014(04)
[3]ASIC后端设计中的时钟树综合[J]. 周广,何明华. 现代电子技术. 2011(08)
[4]硅设计链扩展低功耗设计协作[J]. George Kuo,周俊峰. 电子设计应用. 2006(07)
[5]微电子技术发展主要方向简介[J]. 孟凤果. 集团经济研究. 2007 (08)
博士论文
[1]低功耗双界面CPU智能卡芯片的研究与设计[D]. 王明宇.复旦大学 2011
[2]VLSI物理设计中布局及有约束的布局优化[D]. 李康.电子科技大学 2010
[3]超薄栅氧MOS器件栅泄漏电流研究[D]. 胡仕刚.西安电子科技大学 2009
硕士论文
[1]基于28nm GPU芯片低功耗技术研究及其物理实现[D]. 孟令俐.中国科学院大学(工程管理与信息技术学院) 2016
[2]纳米级工艺VLSI芯片低功耗物理设计研究[D]. 朱仁根.杭州电子科技大学 2015
[3]基于时钟网络的低功耗物理设计方法研究与实现[D]. 张弛.国防科学技术大学 2014
[4]低功耗手机基带芯片的时钟管理模块的设计与验证[D]. 姚艳丽.西安电子科技大学 2014
[5]YHFT-DX芯片低功耗物理设计的研究与实现[D]. 熊俊峰.国防科学技术大学 2013
[6]SOC低功耗物理设计中电源网络分析与研究[D]. 姜龙.南京理工大学 2013
[7]FT-XV抗辐射多核处理器物理设计中串扰的研究与优化[D]. 徐亮.国防科学技术大学 2013
[8]UHF RFID电子标签芯片的低功耗物理设计与时钟树综合[D]. 李娜.西安电子科技大学 2013
[9]手机基带芯片的低功耗设计[D]. 孙腾达.西安电子科技大学 2013
[10]SoC低功耗技术的研究及在物理设计中的应用[D]. 张智胜.安徽大学 2012
本文编号：3411856
【文章来源】：天津工业大学天津市
【文章页数】：90 页
【学位级别】：硕士
【部分图文】：
工艺变化引起动态和静态功耗的变化趋势
。设计的不同阶段对集成电路的功耗进行一个施进行优化。??艺节点的不断发展，比如现在普遍４０ｎｍ、２８的性能要求越来越高，规模也越来越大，低的越来越重要。??来源及原理??路而言，功耗的主要来源是动态功耗和静功耗组成，而静态功耗又叫泄露功耗１２１。如ＮＭＯＳ管共同构成的ＣＭＯＳ反相器电路，析ＣＭＯＳ电路功耗的主要来源。ＣＭＯＳ电?＾ｓｗｉｔｃｈｉｎｇ?＾ｓｌｔｏｒｔ?ｌｅａｋａｇｅ?－?＾ｓｗｉｔｃｈｉｎｇ?＾ｓｈｏｒｔ?＾ｌ
是一个反相器，在每一个开关周期，负载电到低的整个转换过程中，消耗一定数量的能量，Ｅｎｅｒｇｙ?Ｉ?ｔｒａｎｓｉｔｉｏｎ?＝?Ｑ?？?Ｖ＾Ｄ是负载电容，Ｖｒｏ是电源电压。可以把开关＝?Ｅｎｅｒｇｙ?／?ｔｒａｎｓｉｔｉｏｎ?？ｆ?＝?ＣＬ－Ｖ＾Ｄ－?Ｐｔｍｎｓ?■?ｆｃｌｏｃｋ换频率，Ｐ＿ｓ是时钟发生变化时输出端的转如果进一■步定义：??ＣｅＪＩ＝Ｐｌｒｍｓ－ＣＬ容，表示每个时钟周期进行开关的平均电容，我们熟悉的形式：??＾ｓｗｉｔｃｈｉｎｇ?￣?＇?＾ＤＤ?＇?ｆｃｌｕｃｋ，我们可以看出开关功耗的大小与输入信号的
【参考文献】：
期刊论文
[1]摩尔定律面临挑战 转战移动赋新内涵[J]. 右舍. 通信世界. 2015(14)
[2]集成电路及其可靠性分析[J]. 蒋乐燕,叶知秋,王卫龙. 电子制作. 2014(04)
[3]ASIC后端设计中的时钟树综合[J]. 周广,何明华. 现代电子技术. 2011(08)
[4]硅设计链扩展低功耗设计协作[J]. George Kuo,周俊峰. 电子设计应用. 2006(07)
[5]微电子技术发展主要方向简介[J]. 孟凤果. 集团经济研究. 2007 (08)
博士论文
[1]低功耗双界面CPU智能卡芯片的研究与设计[D]. 王明宇.复旦大学 2011
[2]VLSI物理设计中布局及有约束的布局优化[D]. 李康.电子科技大学 2010
[3]超薄栅氧MOS器件栅泄漏电流研究[D]. 胡仕刚.西安电子科技大学 2009
硕士论文
[1]基于28nm GPU芯片低功耗技术研究及其物理实现[D]. 孟令俐.中国科学院大学(工程管理与信息技术学院) 2016
[2]纳米级工艺VLSI芯片低功耗物理设计研究[D]. 朱仁根.杭州电子科技大学 2015
[3]基于时钟网络的低功耗物理设计方法研究与实现[D]. 张弛.国防科学技术大学 2014
[4]低功耗手机基带芯片的时钟管理模块的设计与验证[D]. 姚艳丽.西安电子科技大学 2014
[5]YHFT-DX芯片低功耗物理设计的研究与实现[D]. 熊俊峰.国防科学技术大学 2013
[6]SOC低功耗物理设计中电源网络分析与研究[D]. 姜龙.南京理工大学 2013
[7]FT-XV抗辐射多核处理器物理设计中串扰的研究与优化[D]. 徐亮.国防科学技术大学 2013
[8]UHF RFID电子标签芯片的低功耗物理设计与时钟树综合[D]. 李娜.西安电子科技大学 2013
[9]手机基带芯片的低功耗设计[D]. 孙腾达.西安电子科技大学 2013
[10]SoC低功耗技术的研究及在物理设计中的应用[D]. 张智胜.安徽大学 2012
本文编号：3411856
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3411856.html
