高k/InGaAs MOS电容界面特性研究
发布时间：2021-10-15 04:53
在过去的四十年中,随着器件尺寸不断按比例缩小,基于Si的互补金属氧化物半导体性能趋于极限。为了延续摩尔定律,高介电常数（高k）介质取代了SiO2成为新栅氧化物介质,同时III-V族化合物半导体InGaAs具有高载流子迁移率和低漏电特性,有望成为CMOS技术推进到10 nm节点以后的新沟道材料。但是,高k/InGaAs界面间存在较高的界面陷阱密度,尤其是当氧化层厚度达到深亚微米级后界面会出现费米能级钉扎效应,导致器件性能下降。找到最佳的表面钝化方案和高质量的栅绝缘介质以改善界面质量成为目前最大的挑战。为了实现高性能InGaAs MOSFET,本文在分析界面态成因的基础上,着重研究高k介质和钝化层对InGaAs器件的电学性能和界面特性的影响,设计并制备了新的栅结构,从而减小了界面态密度,获得了更高的器件性能。本文首先介绍了金属/高k/InGaAs MOS电容制备的工艺流程,以及物理学表征薄膜质量的方法。所用到的表征方法包括X射线光电子能谱（XPS）和透射电子显微镜（TEM）。并对MOS电容的电容-电压（C-V）特性进行分析,介绍了各重要参数如积累区电容（Cox）、平带...
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：84 页
【学位级别】：硕士
【部分图文】：
XPS测试基本原理图
图2.2 P 型 MOS 电容高频、低频时的理想 C-V 关系曲线对于 P 型衬底的 MOS 电容来说，加负栅压时，空穴在电压的作用下，大量堆积在栅氧化层-半导体界面，此时 C-V 特性曲线进入积累区，电压的变化将导致栅氧化层边缘堆积的空穴电荷发生变化，原理类似于平板电容器。堆积情况下的单位面积电容（Cacc）就是栅氧化层电容，此时的电容值最大，即：oxacc oxoxC Ct (2-其中 εox是氧化层介电常数，tox是氧化层厚度。故通过测量积累区的电容可得到氧化层厚度 tox。当施加微小正栅压时，多子在电场作用下远离栅氧化层-半导体界面，即图 2.2 中的耗尽区，电容达到最小值，此时耗尽区电容和栅氧化层电容串联，其串联总电容为：
本文编号：3437457
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：84 页
【学位级别】：硕士
【部分图文】：
XPS测试基本原理图
图2.2 P 型 MOS 电容高频、低频时的理想 C-V 关系曲线对于 P 型衬底的 MOS 电容来说，加负栅压时，空穴在电压的作用下，大量堆积在栅氧化层-半导体界面，此时 C-V 特性曲线进入积累区，电压的变化将导致栅氧化层边缘堆积的空穴电荷发生变化，原理类似于平板电容器。堆积情况下的单位面积电容（Cacc）就是栅氧化层电容，此时的电容值最大，即：oxacc oxoxC Ct (2-其中 εox是氧化层介电常数，tox是氧化层厚度。故通过测量积累区的电容可得到氧化层厚度 tox。当施加微小正栅压时，多子在电场作用下远离栅氧化层-半导体界面，即图 2.2 中的耗尽区，电容达到最小值，此时耗尽区电容和栅氧化层电容串联，其串联总电容为：
本文编号：3437457
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3437457.html
