低损耗大功率三电平SiC混合功率模块研究
发布时间：2021-10-20 15:30
随着新能源技术的不断发展,人们对电力电子系统效率的期望不断提升,功率模块作为电力电子系统的核心部件,对系统效率的提升起着至关重要的作用。此处设计了一款低电感、低损耗大功率三电平碳化硅（SiC）混合功率模块,通过仿真分析,与同规格传统的功率模块相比,三电平SiC混合功率模块寄生电感降低超过30%,并联支路之间电感差异显著减少。通过双脉冲测试平台进行测试,结果表明:三电平SiC混合功率模块寄生电感仅有18.8 nH,相比传统三电平模块27.4 nH降低了约31.4%,动态损耗为63 mJ,相比传统三电平模块78mJ降低了约19.2%。
【文章来源】：电力电子技术. 2020,54(07)北大核心CSCD
【文章页数】：5 页
【部分图文】：
图２三电平模块等效电感模型图??Ｆｉｇ．?２?Ｍｏｄｅｌ?ｏｆ?ｅｑｕｉｖａｌｅｎｔ?ｉｎｄｕｃｔａｎｃｅ?ｏｆ?ｔｈｒｅｅ－ｌｅｖｅｌ?ｍｏｄｕｌｅ??
散热性能及可靠性。??针对传统１?２００?Ｖ／９００?Ａ三电平模块寄生电??感大、损耗髙等问题，此处设计了一款三电平ＳｉＣ??混合功率模块，采用ＳｉＣ?ＳＢＤ替代原有的Ｓｉ?ＦＲＤ，??降低二极管反向恢复损耗，并通过对模块功率端??子结构的创新设计以及对电路布局的整体优化，??使得功率模块内部寄生电感大幅降低，并联支路??之间电感差异显著减小，动态损耗大大降低。??２低电感结构设计??此处对标国外某公司（简称Ａ公司）Ｐｒｉｍｅｐａｃｋ??模块，其电路为Ｔ字型三电平拓扑结构，如图１所??示，包含开关器件Ｖ，和二极管ＶＤ，组成的上桥??臂、开关器件乂４和二极管ＶＤ４组成的下桥臂、开??关器件％和二极管乂仏组成的上中间桥臂以及??开关器件Ｖ３和二极管ＶＤ，组成的下中间桥臂。Ｖ，??关断，％开通续流组成电流回路１；Ｖ４关断，乂３幵??通续流，组成电流回路２；在脉冲宽度调制过程中??利用正电位到零电位，零电位到负电位的工作模??式，高效的调制出精确的正弦波形。??图１三电平模块工作电流回路示意图??Ｆｉｇ．?１?Ｓｃｈｅｍａｔｉｃ?ｏｆ?ｗｏｒｋｉｎｇ?ｃｕｒｒｅｎｔ?ｌｏｏｐ?ｏｆ?ｔｈｒｅｅ－ｌｅｖｅｌ?ｍｏｄｕｌｅ??根据公式：，模块的内部寄生电??感会在开关芯片关断过程中产生感应电压，使得??芯片关断损耗上升，同时由于功率芯片的耐压有??一定的限制，电压过冲过高还会给芯片的安全性??带来隐患，严重时引起芯片失效，尤其在髙频应用??场合，电流变化率高，寄生电感影响尤为显著，所??以设法降低模块内部寄生电感，对提高模块整体??性能有着重要的影响，因此降低寄生电感是该设??计方案的目标之一。??模块内部的
ＤＣ７３Ｄ１２０Ｔ６Ｈ??ＩＮＦＩＮＥＯＮ??ＷＴＳＤ３Ａ４０１２０??自主研发??ｖｄ５??ＳＩＤＣ２０Ｄ６５Ｃ８??ＩＮＦＩＮＥＯＮ??ＳＩＤＣ２０Ｄ６５Ｃ８??ＩＮＦＩＮＥＯＮ??ｖｄ６??ＳＩＤＣ２０Ｄ６５Ｃ８??ＩＮＦＩＮＥＯＮ??ＳＩＤＣ２０Ｄ６５Ｃ８??ＩＮＦＩＮＥＯＮ??为验证设计思想，对Ａ公司的Ｔ字型三电平??模块与所提三电平ＳｉＣ混合功率模块进行寄生参??１３８??数仿真对比分析，借助有限元软件Ａｎｓｏｆｔ?Ｑ３Ｄ对??两种模型进行了仿真。??仿真回路示意图见图５，Ａ公司三电平模块的??回路１电感为２４．８１?ｎＨ，回路２电感为２０．７５?ｎＨ，??所提模块的回路１电感为１６．０４?ｎＨ，回路２电感??为１３．９７?ｎＨ，通过设计优化，相对于传统模块，该??设计方案工作回路１可以降低寄生电感３５．４％，??工作回路２可以降低寄生电感３２．７％。??图５三电平模块仿真回路示意图??Ｆｉｇ．?５?Ｓｃｈｅｍａｔｉｃ?ｏｆ?ｔｈｒｅｅ－ｌｅｖｅｌ?ｍｏｄｕｌｅ?ｓｉｍｕｌａｔｉｏｎ?ｃｉｒｃｕｉｔ??对于大功率模块，为实现较大的电流，往往需??要通过多个芯片进行并联，杂散参数的不同往往??会引起并联芯片通过的电流不一致，通过电流较??大的芯片，结温较高，容易导致过早疲劳失效，而??且功率模块的规格主要受芯片最高结温的限制，??因此多并联芯片均流是一个值得关注的问题??该产品使用的ＩＧＢＴ芯片电流等级为１５０?Ａ，为了??实现９００?Ａ的电流等级，需要通过并联６个芯片，??３片ＤＢＣ来实现，每片ＤＢＣ上并联２个芯片，电??感几乎一致，但各ＤＢＣ支路之间的电感存在较大??差异，对模块动态均流有着
【参考文献】：
期刊论文
[1]母排杂散电感对IGBT模块功率端子不均流影响[J]. 张经纬,程植,谭国俊. 电力电子技术. 2017(07)
[2]100A/1200V Si/SiC混合模块对比研究（英文）[J]. 曹琳,王富珍. 固体电子学研究与进展. 2015(03)
本文编号：3447156
【文章来源】：电力电子技术. 2020,54(07)北大核心CSCD
【文章页数】：5 页
【部分图文】：
图２三电平模块等效电感模型图??Ｆｉｇ．?２?Ｍｏｄｅｌ?ｏｆ?ｅｑｕｉｖａｌｅｎｔ?ｉｎｄｕｃｔａｎｃｅ?ｏｆ?ｔｈｒｅｅ－ｌｅｖｅｌ?ｍｏｄｕｌｅ??
散热性能及可靠性。??针对传统１?２００?Ｖ／９００?Ａ三电平模块寄生电??感大、损耗髙等问题，此处设计了一款三电平ＳｉＣ??混合功率模块，采用ＳｉＣ?ＳＢＤ替代原有的Ｓｉ?ＦＲＤ，??降低二极管反向恢复损耗，并通过对模块功率端??子结构的创新设计以及对电路布局的整体优化，??使得功率模块内部寄生电感大幅降低，并联支路??之间电感差异显著减小，动态损耗大大降低。??２低电感结构设计??此处对标国外某公司（简称Ａ公司）Ｐｒｉｍｅｐａｃｋ??模块，其电路为Ｔ字型三电平拓扑结构，如图１所??示，包含开关器件Ｖ，和二极管ＶＤ，组成的上桥??臂、开关器件乂４和二极管ＶＤ４组成的下桥臂、开??关器件％和二极管乂仏组成的上中间桥臂以及??开关器件Ｖ３和二极管ＶＤ，组成的下中间桥臂。Ｖ，??关断，％开通续流组成电流回路１；Ｖ４关断，乂３幵??通续流，组成电流回路２；在脉冲宽度调制过程中??利用正电位到零电位，零电位到负电位的工作模??式，高效的调制出精确的正弦波形。??图１三电平模块工作电流回路示意图??Ｆｉｇ．?１?Ｓｃｈｅｍａｔｉｃ?ｏｆ?ｗｏｒｋｉｎｇ?ｃｕｒｒｅｎｔ?ｌｏｏｐ?ｏｆ?ｔｈｒｅｅ－ｌｅｖｅｌ?ｍｏｄｕｌｅ??根据公式：，模块的内部寄生电??感会在开关芯片关断过程中产生感应电压，使得??芯片关断损耗上升，同时由于功率芯片的耐压有??一定的限制，电压过冲过高还会给芯片的安全性??带来隐患，严重时引起芯片失效，尤其在髙频应用??场合，电流变化率高，寄生电感影响尤为显著，所??以设法降低模块内部寄生电感，对提高模块整体??性能有着重要的影响，因此降低寄生电感是该设??计方案的目标之一。??模块内部的
ＤＣ７３Ｄ１２０Ｔ６Ｈ??ＩＮＦＩＮＥＯＮ??ＷＴＳＤ３Ａ４０１２０??自主研发??ｖｄ５??ＳＩＤＣ２０Ｄ６５Ｃ８??ＩＮＦＩＮＥＯＮ??ＳＩＤＣ２０Ｄ６５Ｃ８??ＩＮＦＩＮＥＯＮ??ｖｄ６??ＳＩＤＣ２０Ｄ６５Ｃ８??ＩＮＦＩＮＥＯＮ??ＳＩＤＣ２０Ｄ６５Ｃ８??ＩＮＦＩＮＥＯＮ??为验证设计思想，对Ａ公司的Ｔ字型三电平??模块与所提三电平ＳｉＣ混合功率模块进行寄生参??１３８??数仿真对比分析，借助有限元软件Ａｎｓｏｆｔ?Ｑ３Ｄ对??两种模型进行了仿真。??仿真回路示意图见图５，Ａ公司三电平模块的??回路１电感为２４．８１?ｎＨ，回路２电感为２０．７５?ｎＨ，??所提模块的回路１电感为１６．０４?ｎＨ，回路２电感??为１３．９７?ｎＨ，通过设计优化，相对于传统模块，该??设计方案工作回路１可以降低寄生电感３５．４％，??工作回路２可以降低寄生电感３２．７％。??图５三电平模块仿真回路示意图??Ｆｉｇ．?５?Ｓｃｈｅｍａｔｉｃ?ｏｆ?ｔｈｒｅｅ－ｌｅｖｅｌ?ｍｏｄｕｌｅ?ｓｉｍｕｌａｔｉｏｎ?ｃｉｒｃｕｉｔ??对于大功率模块，为实现较大的电流，往往需??要通过多个芯片进行并联，杂散参数的不同往往??会引起并联芯片通过的电流不一致，通过电流较??大的芯片，结温较高，容易导致过早疲劳失效，而??且功率模块的规格主要受芯片最高结温的限制，??因此多并联芯片均流是一个值得关注的问题??该产品使用的ＩＧＢＴ芯片电流等级为１５０?Ａ，为了??实现９００?Ａ的电流等级，需要通过并联６个芯片，??３片ＤＢＣ来实现，每片ＤＢＣ上并联２个芯片，电??感几乎一致，但各ＤＢＣ支路之间的电感存在较大??差异，对模块动态均流有着
【参考文献】：
期刊论文
[1]母排杂散电感对IGBT模块功率端子不均流影响[J]. 张经纬,程植,谭国俊. 电力电子技术. 2017(07)
[2]100A/1200V Si/SiC混合模块对比研究（英文）[J]. 曹琳,王富珍. 固体电子学研究与进展. 2015(03)
本文编号：3447156
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3447156.html
