2.5D和3D集成电路绑定前转接板和绑定后TSVs测试策略

发布时间：2021-10-23 08:13

　　以TSVs（Through Silicon Vias）为核心的2.5D/3D集成技术极大地减少了堆叠芯片中的互连线长度,使芯片的集成密度和带宽均得到了提高,并降低了系统功耗。与传统的二维集成电路相比,2.5D/3D集成电路具有低延时、低功耗和高宽带等优点。然而由于2.5D/3D集成电路的高密度集成,使得2.5D/3D集成电路在制造过程中更容易引入故障。例如,由于2.5D集成电路绑定前转接板上的互连线密度很大,互连线的故障率很高,而任一互连线出现开路或短路故障都会造成整个电路的失效。此外2.5D/3D集成电路绑定后由于TSVs密度大,则TSVs之间产生串扰故障的可能性极大,一旦产生串扰故障,则整个集成电路也会无法正常工作。因而为提高2.5D/3D集成电路的成品率,需要研究并提供低成本、高故障覆盖率的测试方法。本文针对2.5D集成电路绑定前转接板测试,以及2.5D/3D集成电路绑定后的TSVs测试提出了有效的解决方案,主要工作如下:1.提出了基于辅助转接板和熔丝的2.5D集成电路绑定前转接板测试策略。通过在辅助转接板上布置熔丝和导线,然后再将辅助转接板与待测试转接板连接,在仅使用一块辅助转... 

【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校

【文章页数】：64 页

【学位级别】：硕士

【文章目录】：
致谢
摘要
abstract
第一章 绪论
    1.1 研究背景和意义
    1.2 国内外研究现状
    1.3 文章内容概述和结构安排
第二章 2.5D/3D-IC及其测试技术概述
    2.1 2.5D与3D-IC概述
        2.1.1 2.5D IC概述
        2.1.2 3D IC概述
        2.1.3 TSVs和转接板技术
    2.2 2.5D IC测试技术概述
        2.2.1 2.5D IC测试挑战
        2.2.2 2.5D IC绑定前测试
        2.2.3 2.5D IC绑定中测试
        2.2.4 2.5D IC绑定后测试
    2.3 3D IC测试技术概述
        2.3.1 3D IC测试挑战
        2.3.2 3D IC绑定前测试
        2.3.3 3D IC绑定中测试
        2.3.4 3D IC绑定后测试
第三章 基于辅助转接板和熔丝的2.5D集成电路绑定前测试策略
    3.1 引言
    3.2 测试策略
        3.2.1 待测试转接板中的线网分组策略
        3.2.2 分组间熔丝连接策略
    3.3 实验结果与分析
    3.4 本章小结
第四章 TSVs串扰故障分组测试和诊断策略
    4.1 引言
    4.2 TSVs分组算法
    4.3 串扰故障测试架构
    4.4 实验结果和分析
        4.4.1 TSVs分组算法分析
        4.4.2 测试架构硬件开销分析
        4.4.3 TSVs测试和诊断时间分析
    4.5 本章小结
第五章 总结与展望
    5.1 总结
    5.2 展望
参考文献
攻读硕士学位期间的学术活动及成果情况


【参考文献】：
期刊论文
[1]一种3D堆叠集成电路中间绑定测试时间优化方案[J]. 常郝,梁华国,蒋翠云,欧阳一鸣,徐辉.  电子学报. 2015(02)
[2]3D IC集成与硅通孔（TSV）互连[J]. 童志义.  电子工业专用设备. 2009(03)
[3]SoC测试的发展趋势及挑战——安捷伦科技93000 SoC测试系统的解决方案[J]. 杨广宇.  半导体技术. 2003(03)

博士论文
[1]三维集成电路测试关键技术研究[D]. 常郝.合肥工业大学 2015



本文编号：3452821