通信SoC RapidIO验证平台设计
发布时间：2021-11-05 06:39
随着移动终端与硬件算力需求的不断扩大,采用资源丰富而且开发周期短的嵌入式SoC成为了硬件设计的发展方向,与此同时,多核异构、单核升频等技术的推广和应用也对系统总线频率、延迟等一系列指标提出了很高的要求。RapidIO总线作为一种引脚少、频率高、延迟低的互连技术有效解决了以上问题,而如何高效地验证和集成RapidIO成为了系统互连的关键。目前设计中使用的IP功能复杂度越来越高,特性也越来越多,采取合适的验证方法,合理提炼验证的IP功能点并分类显得尤为重要。然而一般第三方供应商并不提供针对RapidIO独立的验证环境,包括完整的测试用例、分析器和硬件仿真模型,因此在以往的技术上深入研究可以减少二次开发的成本消耗并且提高验证效率。本论文基于上述背景进行研究,在分析总线协议的基础上提出并设计了一种基于通信SoC的RapidIO验证平台方案,该验证方案可有效提高RapidIO验证效率,缩短验证时间,其层次化的结构保证了验证平台具有一定的复用性、可维护性和可读性。论文首先具体地分析了RapidIO的基本传输协议、端口、功能模块的划分、操作类型以及包格式。AMBA总线的信号与操作状态。研究了常见的几...
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：86 页
【学位级别】：硕士
【部分图文】：
BFM产生NREAD操作
BFM产生NWRITE操作
图 3.11 BFM 遍历产生 NWRITE_R 操作BFM SWRITE 操作的写操作的配置过程为：检测链路状态，在 IREQ 接口产生SWRITE(ftype=6)请求。SWRITE 操作在数据载荷上与 NWRITE 和 NWRITE_R 操作不同，或者说 SWRITE 像简化了的写操作。不需要 ireq_byte_en 来定义数据载荷那一段有效，因为规定总线上的数据都是双字有效的。相应的包头信息也很简单，根据dword 数计算操作周期后，由 ireq_sof_n 以及 ireq_eof_n 两个信号决定包开始和结束，这直接确定了包的长度。初始地址同样声明在 ireq_addr 总线上。传输优先级与传输中止信号的声明同 NWRITE。图 3.12 为 BFM 产生 SWRITE 操作的波形图。
【参考文献】：
期刊论文
[1]以太网、PCIe和Rapid IO高速总线比较分析[J]. 祝树生,解春雷,仇公望,詹景坤,王小辉. 电子测试. 2016(11)
[2]基于FPGA的ARM SoC原型验证平台设计[J]. 王丹,代雪峰. 微处理机. 2015(06)
[3]一种基于UVM的模块级可重用随机化验证平台构建方法[J]. 谈笑,王小力. 微电子学与计算机. 2015(03)
[4]基于SRIO的FPGA间数据交互系统设计与应用[J]. 张德民,李明,李杨,邱智慧. 重庆邮电大学学报(自然科学版). 2013(06)
[5]基于AMBA APB总线的Nand Flash控制器的设计[J]. 王新君,张炜,冯士维,胡杰. 微型机与应用. 2013(20)
[6]基于AMBA-AHB总线的SDRAM控制器设计[J]. 韩良,刘卫东. 现代电子技术. 2013(19)
[7]EDA设计中的层次化设计方法[J]. 胡青,黄勤,唐丹,王延川. 实验技术与管理. 2013(08)
[8]一种基于Verilog的验证平台搭建及应用[J]. 刘星江,王慧. 信息安全与通信保密. 2013(01)
[9]基于RocketIO接口的高速互连应用研究与实现[J]. 李敏,徐建城,李键. 现代电子技术. 2012(06)
[10]RapidIO应用系统及其验证模型的设计与测试[J]. 梁光胜,刘倩茹,姚海洋. 电子设计工程. 2011(23)
硕士论文
[1]RapidIO 2.1IP核设计[D]. 孙吉元.东南大学 2016
[2]采用窗口映射机制的RapidIO的设计与验证[D]. 王亚娟.西安电子科技大学 2016
[3]基于LEON3和AXI总线的SoC搭建与验证[D]. 潘峰.西安电子科技大学 2015
[4]RapidIO交换机总线功能模型的设计与验证[D]. 单强.西安电子科技大学 2015
[5]高速串行接口RapidIO的设计与验证[D]. 黄靖媛.西安电子科技大学 2015
[6]基于AMBA总线的SoC架构优化研究与设计[D]. 张婉桥.南京航空航天大学 2014
[7]高速串行总线应用研究[D]. 李胤.北京理工大学 2014
[8]基于FPGA的RapidIO总线接口设计、验证与实现[D]. 刘云鹏.西安电子科技大学 2013
[9]基于RapidIO的高速数据传输系统设计[D]. 刘琳.哈尔滨工程大学 2013
[10]基于RapidIO接口的光纤通信系统设计与实现[D]. 陈颖彬.陕西科技大学 2013
本文编号：3477275
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：86 页
【学位级别】：硕士
【部分图文】：
BFM产生NREAD操作
BFM产生NWRITE操作
图 3.11 BFM 遍历产生 NWRITE_R 操作BFM SWRITE 操作的写操作的配置过程为：检测链路状态，在 IREQ 接口产生SWRITE(ftype=6)请求。SWRITE 操作在数据载荷上与 NWRITE 和 NWRITE_R 操作不同，或者说 SWRITE 像简化了的写操作。不需要 ireq_byte_en 来定义数据载荷那一段有效，因为规定总线上的数据都是双字有效的。相应的包头信息也很简单，根据dword 数计算操作周期后，由 ireq_sof_n 以及 ireq_eof_n 两个信号决定包开始和结束，这直接确定了包的长度。初始地址同样声明在 ireq_addr 总线上。传输优先级与传输中止信号的声明同 NWRITE。图 3.12 为 BFM 产生 SWRITE 操作的波形图。
【参考文献】：
期刊论文
[1]以太网、PCIe和Rapid IO高速总线比较分析[J]. 祝树生,解春雷,仇公望,詹景坤,王小辉. 电子测试. 2016(11)
[2]基于FPGA的ARM SoC原型验证平台设计[J]. 王丹,代雪峰. 微处理机. 2015(06)
[3]一种基于UVM的模块级可重用随机化验证平台构建方法[J]. 谈笑,王小力. 微电子学与计算机. 2015(03)
[4]基于SRIO的FPGA间数据交互系统设计与应用[J]. 张德民,李明,李杨,邱智慧. 重庆邮电大学学报(自然科学版). 2013(06)
[5]基于AMBA APB总线的Nand Flash控制器的设计[J]. 王新君,张炜,冯士维,胡杰. 微型机与应用. 2013(20)
[6]基于AMBA-AHB总线的SDRAM控制器设计[J]. 韩良,刘卫东. 现代电子技术. 2013(19)
[7]EDA设计中的层次化设计方法[J]. 胡青,黄勤,唐丹,王延川. 实验技术与管理. 2013(08)
[8]一种基于Verilog的验证平台搭建及应用[J]. 刘星江,王慧. 信息安全与通信保密. 2013(01)
[9]基于RocketIO接口的高速互连应用研究与实现[J]. 李敏,徐建城,李键. 现代电子技术. 2012(06)
[10]RapidIO应用系统及其验证模型的设计与测试[J]. 梁光胜,刘倩茹,姚海洋. 电子设计工程. 2011(23)
硕士论文
[1]RapidIO 2.1IP核设计[D]. 孙吉元.东南大学 2016
[2]采用窗口映射机制的RapidIO的设计与验证[D]. 王亚娟.西安电子科技大学 2016
[3]基于LEON3和AXI总线的SoC搭建与验证[D]. 潘峰.西安电子科技大学 2015
[4]RapidIO交换机总线功能模型的设计与验证[D]. 单强.西安电子科技大学 2015
[5]高速串行接口RapidIO的设计与验证[D]. 黄靖媛.西安电子科技大学 2015
[6]基于AMBA总线的SoC架构优化研究与设计[D]. 张婉桥.南京航空航天大学 2014
[7]高速串行总线应用研究[D]. 李胤.北京理工大学 2014
[8]基于FPGA的RapidIO总线接口设计、验证与实现[D]. 刘云鹏.西安电子科技大学 2013
[9]基于RapidIO的高速数据传输系统设计[D]. 刘琳.哈尔滨工程大学 2013
[10]基于RapidIO接口的光纤通信系统设计与实现[D]. 陈颖彬.陕西科技大学 2013
本文编号：3477275
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3477275.html
