抗辐射MCU芯片的物理设计与实现
发布时间：2021-11-09 22:33
复杂辐射环境下集成电路的高可靠性、低成本、短设计周期以及长久的使用寿命一直是微电子领域的研究热点之一。本课题应用180nm工艺的抗辐射加固标准单元库,完成MCU芯片的RTL代码到GDS的半定制设计流程。完成抗辐射时序单元的后仿真,使用Siliconsmart提取所有单元在不同环境下时序信息并完善库文件。通过Design Compiler逻辑综合得到抗辐射MCU芯片的门级网表,无建立时间违例,并预估芯片将近12万门,总功耗为150m W。通过Formality形式验证工具确保抗辐射MCU芯片的RTL和门级网表逻辑功能等同。为了提高版图迭代设计的效率,采用非图形界面的自动化布局布线流程,设计数据导入与布局规划、电源网络规划、标准单元放置与优化、时钟树综合与优化以及布线与优化的各阶段命令脚本。针对抗辐射芯片的复杂工作环境采用MMMC分析策略,根据数据流布局宏模块和完成IO排列,添加endcap单元防止工艺误差的影响。综合考虑芯片功耗以及供电端口最大电流来规划芯片电源网络,调整时钟不确定性的裕量并设置窄道单元放置密度以优化时序。CTS选用驱动适中的时钟单元并合理设置目标偏差和翻转时间以使时钟树...
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：67 页
【学位级别】：硕士
【部分图文】：
单元延迟和上升/下降时间使用Siliconsmart提取抗辐射逻辑单元时序信息的主要步骤如下：
哈尔滨工业大学工程硕士学位论文-11-set_location$work/library_fastsetcell{NAND2X1NAND3X1OR2X1OR3X1NOR2X1NOR3X1...}import-liberty$work/fast.lib-netlist_dir$work/netlists-ext.cdl$cellconfigure-timing-power$cellcharacterize$cellmodel-create_new_model-filelibrary_fast/results/new.liball-library_typefast在完成所有逻辑单元在不同环境下的时序信息的提取后，根据版图数据手动添加抗辐射时序库文件中缺少的各个单元信息，即引脚（cell_footprint）和面积（area），再依照SMIC标准单元模板库文件的格式整理提取的时序文件，最终得到完整的抗辐射标准单元最好、最坏的LIB库文件。以CLKINVX1单元为例，如图2-2所示为部分CLKINVX1的最好时序信息文件。另外由于逻辑综合、形式验证以及时序分析使用二进制文件可提高运行速度，故将提取的加固LIB库文件转化成db文件格式。最后，将所有提取时序信息的抗辐射标准单元以表格2-1列出。图2-2CLKINVX1的部分时序信息表2-1抗辐射标准单元库功能单元反相器INVX1,INVX2,INVX3,INVX4,INVX8,INVX12用于平衡时钟树的反相器CLKINVX1,CLKINVX2,CLKINVX3,CLKINVX4,CLKINVX8,LCKINVX12,CLKINVX16,CLKINVX20缓冲器BUFX1,BUFX2,BUFX3,BUFX4,BUFX8,BUFX12
timing报告部分截图
【参考文献】：
期刊论文
[1]Microchip推出“COTS-耐辐射和抗辐射”Arm内核单片机[J]. 单片机与嵌入式系统应用. 2019(05)
[2]体硅CMOS集成电路抗辐射加固设计技术[J]. 米丹,左玲玲. 电子与封装. 2016(09)
[3]不同工艺尺寸CMOS器件单粒子闩锁效应及其防护方法[J]. 陈睿,余永涛,董刚,上官士鹏,封国强,韩建伟,马英起,朱翔. 强激光与粒子束. 2014(07)
[4]基于MCU的SoC芯片版图设计与验证[J]. 王仁平,何明华,魏榕山. 福州大学学报(自然科学版). 2011(04)
[5]总剂量辐照加固的PDSOI 8位微控制器[J]. 郭天雷,赵发展,刘刚,海潮和,韩郑生,袁国顺,李素杰,姜明哲,张英武. 功能材料与器件学报. 2008(03)
[6]FT51:一种容软错误高可靠微控制器[J]. 龚锐,陈微,刘芳,戴葵,王志英. 计算机学报. 2007(10)
[7]半导体器件辐射效应及抗辐射加固[J]. 李致远. 现代电子技术. 2006(19)
[8]CMOS集成电路低功耗设计方法[J]. 徐芝兰,杨莲兴. 微电子学. 2004(03)
博士论文
[1]基于65nm CMOS工艺集成电路标准单元单粒子效应加固技术研究[D]. 刘畅咏.安徽大学 2019
硕士论文
[1]基于7nm工艺某芯片子模块后端设计与验证[D]. 钱恒帆.西安电子科技大学 2019
[2]基于40nm工艺MCU芯片的时钟树及时序优化分析与研究[D]. 臧涛.天津工业大学 2019
[3]基于40nm工艺MCU芯片的低功耗物理设计的研究[D]. 胥世俊.天津工业大学 2019
[4]基于16nm工艺集成电路低功耗物理设计技术研究[D]. 黄莹.西安电子科技大学 2018
[5]0.18μm CMOS 16KByte抗辐射SRAM存储器设计[D]. 王若洋.哈尔滨工业大学 2018
[6]抗辐射SRAM的研究与设计[D]. 武书肖.电子科技大学 2017
[7]基于SoPC架构的芯片设计与物理实现[D]. 张曾洋.电子科技大学 2016
[8]基于Encounter的RISCCPU后端设计研究[D]. 尹德伟.西安电子科技大学 2015
[9]基于SOC Encounter的ASIC芯片后端设计研究[D]. 骆礼厅.西安电子科技大学 2014
[10]基于40nm工艺芯片物理设计研究[D]. 喻建军.复旦大学 2012
本文编号：3486020
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：67 页
【学位级别】：硕士
【部分图文】：
单元延迟和上升/下降时间使用Siliconsmart提取抗辐射逻辑单元时序信息的主要步骤如下：
哈尔滨工业大学工程硕士学位论文-11-set_location$work/library_fastsetcell{NAND2X1NAND3X1OR2X1OR3X1NOR2X1NOR3X1...}import-liberty$work/fast.lib-netlist_dir$work/netlists-ext.cdl$cellconfigure-timing-power$cellcharacterize$cellmodel-create_new_model-filelibrary_fast/results/new.liball-library_typefast在完成所有逻辑单元在不同环境下的时序信息的提取后，根据版图数据手动添加抗辐射时序库文件中缺少的各个单元信息，即引脚（cell_footprint）和面积（area），再依照SMIC标准单元模板库文件的格式整理提取的时序文件，最终得到完整的抗辐射标准单元最好、最坏的LIB库文件。以CLKINVX1单元为例，如图2-2所示为部分CLKINVX1的最好时序信息文件。另外由于逻辑综合、形式验证以及时序分析使用二进制文件可提高运行速度，故将提取的加固LIB库文件转化成db文件格式。最后，将所有提取时序信息的抗辐射标准单元以表格2-1列出。图2-2CLKINVX1的部分时序信息表2-1抗辐射标准单元库功能单元反相器INVX1,INVX2,INVX3,INVX4,INVX8,INVX12用于平衡时钟树的反相器CLKINVX1,CLKINVX2,CLKINVX3,CLKINVX4,CLKINVX8,LCKINVX12,CLKINVX16,CLKINVX20缓冲器BUFX1,BUFX2,BUFX3,BUFX4,BUFX8,BUFX12
timing报告部分截图
【参考文献】：
期刊论文
[1]Microchip推出“COTS-耐辐射和抗辐射”Arm内核单片机[J]. 单片机与嵌入式系统应用. 2019(05)
[2]体硅CMOS集成电路抗辐射加固设计技术[J]. 米丹,左玲玲. 电子与封装. 2016(09)
[3]不同工艺尺寸CMOS器件单粒子闩锁效应及其防护方法[J]. 陈睿,余永涛,董刚,上官士鹏,封国强,韩建伟,马英起,朱翔. 强激光与粒子束. 2014(07)
[4]基于MCU的SoC芯片版图设计与验证[J]. 王仁平,何明华,魏榕山. 福州大学学报(自然科学版). 2011(04)
[5]总剂量辐照加固的PDSOI 8位微控制器[J]. 郭天雷,赵发展,刘刚,海潮和,韩郑生,袁国顺,李素杰,姜明哲,张英武. 功能材料与器件学报. 2008(03)
[6]FT51:一种容软错误高可靠微控制器[J]. 龚锐,陈微,刘芳,戴葵,王志英. 计算机学报. 2007(10)
[7]半导体器件辐射效应及抗辐射加固[J]. 李致远. 现代电子技术. 2006(19)
[8]CMOS集成电路低功耗设计方法[J]. 徐芝兰,杨莲兴. 微电子学. 2004(03)
博士论文
[1]基于65nm CMOS工艺集成电路标准单元单粒子效应加固技术研究[D]. 刘畅咏.安徽大学 2019
硕士论文
[1]基于7nm工艺某芯片子模块后端设计与验证[D]. 钱恒帆.西安电子科技大学 2019
[2]基于40nm工艺MCU芯片的时钟树及时序优化分析与研究[D]. 臧涛.天津工业大学 2019
[3]基于40nm工艺MCU芯片的低功耗物理设计的研究[D]. 胥世俊.天津工业大学 2019
[4]基于16nm工艺集成电路低功耗物理设计技术研究[D]. 黄莹.西安电子科技大学 2018
[5]0.18μm CMOS 16KByte抗辐射SRAM存储器设计[D]. 王若洋.哈尔滨工业大学 2018
[6]抗辐射SRAM的研究与设计[D]. 武书肖.电子科技大学 2017
[7]基于SoPC架构的芯片设计与物理实现[D]. 张曾洋.电子科技大学 2016
[8]基于Encounter的RISCCPU后端设计研究[D]. 尹德伟.西安电子科技大学 2015
[9]基于SOC Encounter的ASIC芯片后端设计研究[D]. 骆礼厅.西安电子科技大学 2014
[10]基于40nm工艺芯片物理设计研究[D]. 喻建军.复旦大学 2012
本文编号：3486020
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3486020.html
