全数字前馈式TIADC校准算法的研究与设计
发布时间：2021-11-09 23:32
电子系统装备的发展促进了高性能模数转换器的发展。时间交织模数转换器（Time-Interleaved Analog-to-Digital Converter,TI-ADC）利用交织采样技术获取高采样速率,但是工艺偏差、器件老化、工作环境变化等因素将带来TI-ADC子通道间的失配,包括失调失配、增益失配和采样时间失配等。通道间失配对转换器的动态性能影响很大,并且随着工艺的进步,通道间的失配问题更加凸显,因此解决通道间失配的校准技术应运而生。文中首先分析了主要的三种通道间失配误差,调研了数字校准技术的发展现状;然后,针对最难处理的采样时间失配误差设计了一种全数字前馈式TI-ADC校准算法,通过构建误差提取函数来估计TI-ADC两个相邻采样点间的采样时间相位差,从而组成线性方程组获得时间失配的大小,并基于泰勒展开原理进行误差补偿;随后,设计了一种TI-ADC的通道随机化技术,将校准后剩余的杂散转化为噪声,在不影响系统的SNDR前提下,提高了SFDR性能。文中设计的校准算法具有结构简单、适用带宽范围广、系统稳定、收敛速度快等特点,并具有很好的拓展性,可用于任意通道数的TI-ADC系统。研究中遇...
【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校
【文章页数】：77 页
【学位级别】：硕士
【部分图文】：
功耗采样率比值和SNDR的关系
2图 1.2 品质因数和采样率的关系[4]Figure 1.2 Relationship between FOMS and sampling rate[4]表 1.1 近 4 年发表在 VLSI 期刊上的奈奎斯特采样型 ADC 统计Table 1.1 Nyquist sampling ADC statistics published in VLSI journals in the past 4 yea 架构 工艺 SNDR 功耗 采样 SAR 0.18 um 46.9 dB 120 nW 100
第一章 绪论数字电路的性能和成本优势明显大于模拟电路，在 ADC 设计中已成为学界研究热点之一。准技术技术是在模拟、数字或混合信号域，通过构造 ADC 传输特性函 ADC 传输函数的非线性，使其转换的输出恢复线性，校准技术 所示。由于校准单元在采用模拟电路时，往往需要改进被校准的模路设计的复杂度，更重要是模拟校准电路本身也会受限于工艺这使得实现高精度的纯模拟校准设计难度非常大，而校准的效。数字域的校准技术实现主要通过数字信号处理技术，可以尽电路，设计灵活性更高，电路的鲁棒性更好。通过数字电路实可以发挥 CMOS 工艺带来的数字电路在处理速度、功耗和集成以低成本换取 ADC 整体性能的提高。
【参考文献】：
期刊论文
[1]一种对失调和电容失配误差进行补偿的流水线ADC子级电路[J]. 戴强,薛颜,杨霄垒,周启才,吴俊,郭良权. 电子器件. 2014(05)
[2]低功耗-高速-高精度SARADC的FoM函数研究[J]. 胡黎斌,李文石. 电子器件. 2011(03)
[3]基于FPGA的开方运算实现[J]. 万明康,陈国军,王大鸣. 数据采集与处理. 2006(S1)
[4]LMS算法的二次稳定性及鲁棒LMS算法[J]. 杨然,许晓鸣,张卫东. 电子学报. 2001(01)
[5]M-独立条件下LMS算法的稳定区域[J]. 王远,解学军. 自动化学报. 2000(04)
博士论文
[1]时间交叉模数转换器数字校准技术研究[D]. 张睿.合肥工业大学 2012
[2]流水线模数转换器伪随机序列注入后台快速数字校准技术研究[D]. 梁上泉.合肥工业大学 2011
硕士论文
[1]深亚微米CMOS工艺下时间数字转换器的研究与设计[D]. 韩威力.中国科学技术大学 2017
[2]时间交织ADC全数字校准算法的研究与设计[D]. 蹇茂琛.合肥工业大学 2017
[3]基于FPGA的除法器的设计和实现[D]. 安然.成都理工大学 2011
本文编号：3486115
【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校
【文章页数】：77 页
【学位级别】：硕士
【部分图文】：
功耗采样率比值和SNDR的关系
2图 1.2 品质因数和采样率的关系[4]Figure 1.2 Relationship between FOMS and sampling rate[4]表 1.1 近 4 年发表在 VLSI 期刊上的奈奎斯特采样型 ADC 统计Table 1.1 Nyquist sampling ADC statistics published in VLSI journals in the past 4 yea 架构 工艺 SNDR 功耗 采样 SAR 0.18 um 46.9 dB 120 nW 100
第一章 绪论数字电路的性能和成本优势明显大于模拟电路，在 ADC 设计中已成为学界研究热点之一。准技术技术是在模拟、数字或混合信号域，通过构造 ADC 传输特性函 ADC 传输函数的非线性，使其转换的输出恢复线性，校准技术 所示。由于校准单元在采用模拟电路时，往往需要改进被校准的模路设计的复杂度，更重要是模拟校准电路本身也会受限于工艺这使得实现高精度的纯模拟校准设计难度非常大，而校准的效。数字域的校准技术实现主要通过数字信号处理技术，可以尽电路，设计灵活性更高，电路的鲁棒性更好。通过数字电路实可以发挥 CMOS 工艺带来的数字电路在处理速度、功耗和集成以低成本换取 ADC 整体性能的提高。
【参考文献】：
期刊论文
[1]一种对失调和电容失配误差进行补偿的流水线ADC子级电路[J]. 戴强,薛颜,杨霄垒,周启才,吴俊,郭良权. 电子器件. 2014(05)
[2]低功耗-高速-高精度SARADC的FoM函数研究[J]. 胡黎斌,李文石. 电子器件. 2011(03)
[3]基于FPGA的开方运算实现[J]. 万明康,陈国军,王大鸣. 数据采集与处理. 2006(S1)
[4]LMS算法的二次稳定性及鲁棒LMS算法[J]. 杨然,许晓鸣,张卫东. 电子学报. 2001(01)
[5]M-独立条件下LMS算法的稳定区域[J]. 王远,解学军. 自动化学报. 2000(04)
博士论文
[1]时间交叉模数转换器数字校准技术研究[D]. 张睿.合肥工业大学 2012
[2]流水线模数转换器伪随机序列注入后台快速数字校准技术研究[D]. 梁上泉.合肥工业大学 2011
硕士论文
[1]深亚微米CMOS工艺下时间数字转换器的研究与设计[D]. 韩威力.中国科学技术大学 2017
[2]时间交织ADC全数字校准算法的研究与设计[D]. 蹇茂琛.合肥工业大学 2017
[3]基于FPGA的除法器的设计和实现[D]. 安然.成都理工大学 2011
本文编号：3486115
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3486115.html
