时间交织ADC采样时刻失配校准算法的设计与实现

发布时间：2021-11-10 18:35

　　随着电子信息技术的快速发展,模数转换器（ADC）的应用领域不断拓展,而各个应用系统对于ADC的要求也不断提高。时间交织ADC（TIADC）能够在提升模数转换器速度的同时保持单片ADC的精度,但是在实际应用时,TIADC通道间存在各种失配,严重影响了系统的整体特性。在这些失配中,失调失配和增益失配的校准方法已经较为成熟,而采样时刻失配的校准方法仍为研究难点,也是本文的研究重点。本文采用基于通道差值检测的自适应后台校准方法来校正TIADC系统中的采样时刻失配,针对自适应过程中存在的收敛速度和稳态性能相互制约的问题,采用基于MVSS-LMS的变步长方法对采样时刻失配估计过程进行改进,利用误差因子的自相关函数调节步长因子,能降低噪声信号对算法的影响,并使得自适应过程初期有较大的步长因子加快算法的收敛速度,在算法接近收敛时有较小的步长因子保证校准的精度,从而在保证精度的同时加快了算法的收敛速度。本文通过改进的基于通道差值检测的自适应方法估计出各子通道的采样时刻失配值,同时通过微分FIR滤波器获得子通道ADC输出的一阶导数,然后和估计得到的采样时刻失配值相乘,再从子通道ADC的输出中减去这一乘积,... 

【文章来源】：东南大学江苏省 211工程院校 985工程院校 教育部直属院校

【文章页数】：73 页

【学位级别】：硕士

【部分图文】：

TIADC测试板PCB

四通道TIADC系统测试图

图 4-11 单通道 ADC 时域波形使用 Matlab 对采集到的数字码做 FFT 分析，频谱图如图 4-12 所示，当输入=3.00293MHz 时，单通道 ADC 的 SNR 达到 68.9741dB，SFDR 达到 85.802dB，E到 11.1718 bit。由此可见，单通道 ADC 有较好的性能，为之后四通道 TIADC 的数据

【参考文献】：
期刊论文
[1]一种TIADC系统时钟偏斜误差的全并行校正方法[J]. 聂伟,邱蓉.  实验技术与管理. 2015(04)
[2]时间交替采样系统的误差测量与FPGA实现[J]. 朱子翰,吕幼新.  电子测量技术. 2011(03)
[3]基于Matlab的基阵方向性仿真研究[J]. 胡伟文,苑秉成.  计算机仿真. 2004(04)
[4]一种新的变步长LMS自适应滤波算法[J]. 覃景繁,欧阳景正.  数据采集与处理. 1997(03)

博士论文
[1]高速时间交织模数转换器数字校准技术研究[D]. 陈红梅.中国科学技术大学 2017
[2]时间交替采样系统的信号重建[D]. 张昊.电子科技大学 2010
[3]多通道时间交织模数转换器的校正与集成电路实现方法研究[D]. 叶凡.复旦大学 2010
[4]多通道时间交叉ADC校准技术研究及实现[D]. 吴光林.东南大学 2006

硕士论文
[1]时间交织ADC全数字校准算法的研究与设计[D]. 蹇茂琛.合肥工业大学 2017
[2]12位时间交织流水线ADC的设计及通道失配研究[D]. 宋琳.哈尔滨工业大学 2015
[3]时间交织ADC数字校正算法的研究与开发[D]. 唐瑞.电子科技大学 2015
[4]基于FPGA高速时间交织ADC校准与研究[D]. 于洋.西安电子科技大学 2014



本文编号：3487737