一种低相噪频率源的研究与设计

发布时间：2021-11-26 08:46

　　随着通信电子系统的不断发展,对频率源性能的要求也在不断提高。频率源在电子通信系统占据着重要的地位。而频率合成是频率源研究的关键技术,频率合成技术的发展是实现低相位噪声,高杂散抑制频率源的重要手段。因此频率合成技术的研究也是刻不容缓。本文主要研究的内容主要基于锁相频率合成技术实现的一种低相噪频率源。传统的锁相环可以实现低相位噪声,而缺点在于频率转换时间慢;直接频率合成技术,可以实现低相位噪声,快速跳频,但是其输出频带范围窄是其诟病。为了能够满足输出宽频带信号,在保证低相位噪声,低杂散抑制的前提下实现快速跳频,最终确定了“复环取样锁相+DDS+倍频”的方案来进行设计实现。本课题主要分为以下三个部分来进行研究实现:1)3.5GHz点频源模块器件的选型、腔体和版图设计、后期电路的调试工作,主要实现功能输出低相噪、高稳定性、低杂散的点频信号。针对低杂散的要求,采用双环锁相,第一级锁相作为第二级锁相的参考,采用微带耦合,对环内杂散进行很好的抑制;针对低相噪,采用低相位噪声参考,以及环内自混频结构、采用模拟鉴相器实现模拟锁相;最终实现输出点频为3.5GHz,相位噪声-127.45dBc/Hz@1KH... 

【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校

【文章页数】：94 页

【学位级别】：硕士

【部分图文】：

交调分量幅值包络函数

图 2-9 交调分量幅值包络函数况下，DDS 输出频谱引入杂散的原因主要有以下几点：时钟引入的杂散理论， DDS 工作机理是参考时钟首先进行数字量化，然接输出。这样一来，参考的时钟信号将直接影响最终的断误差点之一在与分辨率高，精度可以达到百 pHz 级别，通过式是在设计上增大 N 值来实现的。在实际的工程设计中，波形，一般采用相位累加器的前 A 位来进行寻址，这样面积[26]。但是这种做法也有弊端，会引入相位截断误差，想要的杂散分量。如图 2-10 所示为相位累加器的工作原理

图 4-1 100MVCXO 相位噪声谱图肖特基对可以看作是取样电路，阶跃二极管产生参考频率的谐进行比较，采样输出直流电压，用来锁定介质振荡器(DRO)或压12543IFOUTPUTRFINPUT图 4-2 模拟鉴相芯片原理框图

【参考文献】：
期刊论文
[1]频率合成技术发展与应用[J]. 王新浪.  现代导航. 2012(02)
[2]频率合成技术发展浅析[J]. 王兵.  电子信息对抗技术. 2009(03)
[3]频率合成技术综述[J]. 王庆生,陆栋材.  通信对抗. 2005 (02)
[4]介质陶瓷同轴谐振器的结构与测量[J]. 曹良足,黎泽仁,范跃农,胡鸿豪,杨波.  中国陶瓷. 2005(02)
[5]频率合成新技术及其应用[J]. 张建斌.  江苏技术师范学院学报. 2003(02)

博士论文
[1]高性能频率合成技术研究与应用[D]. 杨远望.电子科技大学 2011

硕士论文
[1]微波多频段低杂散低相噪本振源研究[D]. 杨明明.电子科技大学 2013
[2]宽带微波锁相频率源设计[D]. 蔡发娟.电子科技大学 2010
[3]基于取样锁相技术的PLL-DRO低相噪微波振荡源[D]. 郑东峰.西安电子科技大学 2009
[4]X波段低相噪取样锁相介质振荡器[D]. 严羽.电子科技大学 2009
[5]基于DDS的任意波形发生器设计与实现[D]. 胡力坚.西安电子科技大学 2009
[6]X波段取样锁相源[D]. 夏言.电子科技大学 2007
[7]取样锁相频率合成器的研究[D]. 苏泉.合肥工业大学 2004
[8]4-8GHz宽带DDS锁相扫频源的研制[D]. 赵宏飞.电子科技大学 2002



本文编号：3519796