12位200MS/s流水线模数转换器研究与实现
发布时间：2022-01-07 00:21
模数转换器（Analog-to-Digital Converter,ADC）作为连接模拟信号与数字信号之间的桥梁,已广泛应用于无线通信系统、雷达等电子信息系统。随着现代数字通信技术的飞速发展,在众多ADC结构中,流水线ADC同时具备高速与高精度优势而成为主流架构。本文对12位200Ms/s高速高精度流水线ADC进行了研究。本论文对高速高精度及其低功耗流水线ADC进行了深入研究,具体工作内容如下:（1）基于流水线ADC主要误差来源,并结合级间递减（Scaling down）低功耗技术确定系统框架;整个12位流水线ADC共有7级电路,由前置采样保持电路+5级2.5位/级流水级和最后2位Flash ADC组成。（2）运用Matlab/Simulink对流水线ADC系统以及电路的非理性特性进行建模仿真,得到了运放的有限增益/有限带宽、电容失配等非理想特性对系统性能的影响。（3）在高速的ADC中,时钟抖动以及时钟周期失真对ADC的动态性能影响很大;本课题设计了一种内置的快速锁定高精度低抖动延迟锁相环电路,为ADC提供低抖动的时钟。（4）在上述基础上,采用TSMC 0.18μm 1P4M CMOS...
【文章来源】：华侨大学福建省
【文章页数】：89 页
【学位级别】：硕士
【部分图文】：
1采样开关的热噪声示意图
图 3.2 电荷注入和时钟馈通如果有一半积累电荷量流入电容 CH的话，则产生台阶电压为：( )2ox DD in thHWLC V V VVC Δ = OS 开关引入的第三种误差为时钟馈通引起的误差。当开关管断开变会通过开关管的栅漏电容耦合到采样电容上，使实际采样值偏离。由时钟馈通产生电压大小为：Δ =+OVCKOV HV VWCWC C式中的 VCK是方波时钟跳变时电压差值，Cov是 MOS 管单位宽度。采用下极板采样技术和全差动电路结构，以及在差动电路输入端止电荷注入失配的开关等方法均可以有效地减小电荷注入误差和时
图 3.5 12 位 200M 流水线 ADC 的 simulink 模型3.3 本课题提出的流水线 ADC 系统指标及系统架构3.3.1 流水线 ADC 系统指标本课题流水线 ADC 系统指标如表 3.2 所示。表 3.2 本课题流水线A DC系统指标系统指标 数值 描述分辨率>= 12Bit采样精度采样率>= 200MSPS采样速度SNR> 62dBFS信噪比SFDR> 75dBc无杂散动态范围ENOB> 10Bit有效位数
【参考文献】：
期刊论文
[1]用于视频图像传感器的12 bit 60 MS/s流水线模数转换器[J]. 邓准,谢亮,金湘亮. 太赫兹科学与电子信息学报. 2016(06)
[2]一种基于40nm CMOS工艺12位60 MHz流水线模数转换器[J]. 谢灿,魏子辉,黄水龙. 微电子学与计算机. 2016(11)
[3]一种用于高速流水线ADC的数字延迟锁相环电路[J]. 周洁,陈珍海,于宗光. 微电子学. 2012(06)
[4]一种10位50MHz流水线模数转换器的设计[J]. 王林锋,周建伟,甘小伟,刘利宾,邢少川. 半导体技术. 2012(02)
[5]流水线模数转换器的一种数字校准技术[J]. 贾华宇,陈贵灿,程军,张鸿,沈磊. 西安交通大学学报. 2008(08)
[6]一种1.8V 10位100Ms/s流水线模数转换器设计（英文）[J]. 龙善丽,时龙兴,吴建辉,王沛. 半导体学报. 2008(05)
[7]一种用于降低电容失配误差的电容选择配对技术[J]. 李福乐,段静波,王志华. 电子学报. 2008(02)
博士论文
[1]16位高速CMOS流水线模数转换器关键技术研究[D]. 赵磊.西安电子科技大学 2013
[2]千兆以太网中低电压高速模数转换器设计研究[D]. 陈诚.复旦大学 2005
[3]高速ADC动态特性测试的理论研究与实现[D]. 李迅波.电子科技大学 2000
硕士论文
[1]应用于时钟发生器的延迟锁相环的设计[D]. 陈强.南京邮电大学 2015
[2]基于功耗和噪声优化的12位流水线ADC系统级设计及建模[D]. 常亮.合肥工业大学 2013
[3]用于高速流水线模数转换器的延迟锁相环的研究与设计[D]. 周洁.江南大学 2013
[4]高速高精度pipeline ADC测试的研究[D]. 刘俊逸.西安电子科技大学 2013
[5]高速流水线A/D转换器的采样保持电路设计研究[D]. 蔡根旺.西安电子科技大学 2012
[6]用于高速A/D转换器的低抖动时钟稳定电路设计[D]. 彭增欣.西安电子科技大学 2011
[7]基于锁相环技术的片内时钟稳定电路[D]. 许明.西安电子科技大学 2010
[8]高速模—数转换器（ADC）部份参数的动态测试研究[D]. 蒋和全.电子科技大学 2000
本文编号：3573430
【文章来源】：华侨大学福建省
【文章页数】：89 页
【学位级别】：硕士
【部分图文】：
1采样开关的热噪声示意图
图 3.2 电荷注入和时钟馈通如果有一半积累电荷量流入电容 CH的话，则产生台阶电压为：( )2ox DD in thHWLC V V VVC Δ = OS 开关引入的第三种误差为时钟馈通引起的误差。当开关管断开变会通过开关管的栅漏电容耦合到采样电容上，使实际采样值偏离。由时钟馈通产生电压大小为：Δ =+OVCKOV HV VWCWC C式中的 VCK是方波时钟跳变时电压差值，Cov是 MOS 管单位宽度。采用下极板采样技术和全差动电路结构，以及在差动电路输入端止电荷注入失配的开关等方法均可以有效地减小电荷注入误差和时
图 3.5 12 位 200M 流水线 ADC 的 simulink 模型3.3 本课题提出的流水线 ADC 系统指标及系统架构3.3.1 流水线 ADC 系统指标本课题流水线 ADC 系统指标如表 3.2 所示。表 3.2 本课题流水线A DC系统指标系统指标 数值 描述分辨率>= 12Bit采样精度采样率>= 200MSPS采样速度SNR> 62dBFS信噪比SFDR> 75dBc无杂散动态范围ENOB> 10Bit有效位数
【参考文献】：
期刊论文
[1]用于视频图像传感器的12 bit 60 MS/s流水线模数转换器[J]. 邓准,谢亮,金湘亮. 太赫兹科学与电子信息学报. 2016(06)
[2]一种基于40nm CMOS工艺12位60 MHz流水线模数转换器[J]. 谢灿,魏子辉,黄水龙. 微电子学与计算机. 2016(11)
[3]一种用于高速流水线ADC的数字延迟锁相环电路[J]. 周洁,陈珍海,于宗光. 微电子学. 2012(06)
[4]一种10位50MHz流水线模数转换器的设计[J]. 王林锋,周建伟,甘小伟,刘利宾,邢少川. 半导体技术. 2012(02)
[5]流水线模数转换器的一种数字校准技术[J]. 贾华宇,陈贵灿,程军,张鸿,沈磊. 西安交通大学学报. 2008(08)
[6]一种1.8V 10位100Ms/s流水线模数转换器设计（英文）[J]. 龙善丽,时龙兴,吴建辉,王沛. 半导体学报. 2008(05)
[7]一种用于降低电容失配误差的电容选择配对技术[J]. 李福乐,段静波,王志华. 电子学报. 2008(02)
博士论文
[1]16位高速CMOS流水线模数转换器关键技术研究[D]. 赵磊.西安电子科技大学 2013
[2]千兆以太网中低电压高速模数转换器设计研究[D]. 陈诚.复旦大学 2005
[3]高速ADC动态特性测试的理论研究与实现[D]. 李迅波.电子科技大学 2000
硕士论文
[1]应用于时钟发生器的延迟锁相环的设计[D]. 陈强.南京邮电大学 2015
[2]基于功耗和噪声优化的12位流水线ADC系统级设计及建模[D]. 常亮.合肥工业大学 2013
[3]用于高速流水线模数转换器的延迟锁相环的研究与设计[D]. 周洁.江南大学 2013
[4]高速高精度pipeline ADC测试的研究[D]. 刘俊逸.西安电子科技大学 2013
[5]高速流水线A/D转换器的采样保持电路设计研究[D]. 蔡根旺.西安电子科技大学 2012
[6]用于高速A/D转换器的低抖动时钟稳定电路设计[D]. 彭增欣.西安电子科技大学 2011
[7]基于锁相环技术的片内时钟稳定电路[D]. 许明.西安电子科技大学 2010
[8]高速模—数转换器（ADC）部份参数的动态测试研究[D]. 蒋和全.电子科技大学 2000
本文编号：3573430
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3573430.html
