基于28纳米工艺的DMA部件物理设计与全局总线互连技术研究

发布时间：2022-01-09 04:57

　　随着集成电路工艺的不断进步与晶体管尺寸的不断减小,给后端物理设计带来了严峻的挑战。首先,更小的特征尺寸使工程师在单位面积的芯片上集成更多的晶体管,而小尺寸的晶体管却有着更大的漏电功耗。这让功耗问题的重要性日益提高。同时,工艺的进步令互连金属的结构发生改变,使得互连延时成为影响时序收敛的重要因素。尤其是芯片顶层的长距离总线互连,出现时序违反时后期难以修复。本文在28纳米工艺下,基于实际工程项目,从DMA部件的物理设计出发,为了降低功耗与互连延时,针对功耗与互连问题展开研究。首先,完成了DMA模块的物理设计,包括具体的布局布线的流程与静态时序分析情况以及ICE的功耗优化与时序修复流程,研究了该工艺下DRC所遇到的问题与解决方法并最终流片成功。之后在此基础上,对功耗的组成与来源进行分析,通过对模块面积的多次调整,观察不同面积条件下工具在完成自动布局布线后模块的时序与功耗情况,找出DMA模块最合适的面积。之后再对时钟单元的倍数进行优化。测试发现工具的自动优化会极大的增加时钟的延时与偏差,本文通过PrimeTime中的单元替换功能找出当前工艺下保持时钟延时基本一致的单元替换方案,使用脚本对DMA... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：93 页

【学位级别】：硕士

【部分图文】：

纳米工艺前的互连线模型

纳米工艺下的互连线模型

设置完互连线使用的金属层后完成互连线的连接。将该文件读入 INNOVUS 中即可完成预布局。预布局效果如下图所示。图4.8 脚本预布局效果图 4.8 左中为水平布局的情况，图 4.8 右中为从右至上转向的情况。脚本完成了中继器单元的布局与互连线主体的连接并避开的电源地线所占据的区域。图 4.8 左中可以看到留出了一定的空间，使工具在布线时能对脚本连接的金属线与单元端口进行连接。

【参考文献】：
期刊论文
[1]14 nm工艺下基于CUPF的数字IC低功耗物理设计[J]. 高华,李辉.  电子技术应用. 2017(09)
[2]基于Innovus的低功耗物理设计[J]. 戈喆,王志鸿,厉媛玥.  电子技术应用. 2016(08)
[3]基于深亚微米工艺长互连线延迟优化的设计方法研究[J]. 李仁发,徐实,赵振宇,王耀,刘畅,胡逸騉.  湖南大学学报(自然科学版). 2015(04)
[4]YHFT-XX芯片中长线延时优化策略[J]. 詹武,刘祥远,郭阳,丁艳平.  计算机工程与科学. 2015(01)
[5]SoC的可靠性和低功耗协同优化[J]. 张小林,杨根庆,张宇宁.  西南交通大学学报. 2010(02)
[6]CMOS电路中的闩锁效应研究[J]. 牛征.  电子与封装. 2007(03)

博士论文
[1]多核SoC中的片上网络关键技术研究[D]. 张庆利.哈尔滨工业大学 2008

硕士论文
[1]40纳米工艺下中继器的插入方法研究[D]. 韩笑.国防科学技术大学 2015
[2]纳米级工艺VLSI芯片低功耗物理设计研究[D]. 朱仁根.杭州电子科技大学 2015
[3]基于28纳米工艺的光通信芯片低功耗物理设计[D]. 沈良伟.电子科技大学 2014
[4]基于Buffer插入的互连线性能优化[D]. 刘文盼.哈尔滨工业大学 2013
[5]65nm工艺YHFT-DX共享存储体物理设计[D]. 王金钟.国防科学技术大学 2013
[6]40nm工艺多端口寄存器文件的全定制设计与实现[D]. 刘荣华.国防科学技术大学 2013
[7]GHz DDS SOC芯片的高速低功耗物理设计[D]. 付浪.西安电子科技大学 2013
[8]高速低功耗NoC互连结构设计研究[D]. 刘磊.西安电子科技大学 2013
[9]铜线封装可靠性研究[D]. 葛晓欢.复旦大学 2012
[10]考虑工艺波动的纳米级CMOS互连延时和串扰分析[D]. 王广然.西安电子科技大学 2012



本文编号：3578004