CMOS高速低相噪锁相环电路设计与研究
发布时间：2022-02-14 17:12
随着通信技术和半导体工艺的进步,在片上系统中,一些需要时钟信号作为驱动的关键模块如模数转换器、串行接口等的工作频率越来越高,这对时钟信号的质量提出了更高的要求。本文重点研究锁相环在片上时钟产生电路的应用,这就要求锁相环有着低相位噪声以及低抖动。论文首先分析锁相环的工作过程并对其进行建模分析,理解锁相环的环路特性,接着讨论了各模块电路的具体实现以及非理想因素的分析以及解决方法。之后利用建立的模型分析了环路带宽对锁相环相位噪声的影响以及通过图解法选取合适的带宽来保证更低的抖动性能。除了选取合适的环路带宽之外,在系统层面采用更为先进的锁相环架构可以获得更为优异的相噪性能,如超宽带锁相环可以极大的增大带宽来抑制VCO贡献的相位噪声、欠采样锁相环可以极大的抑制电荷泵引入的带内噪声以及注入锁定可以降低VCO的相位噪声。论文采用先进的欠采样锁相环架构完成锁相环电路设计,其可以分为欠采样环路和锁频环路。在锁相环锁定时只有欠采样鉴相器负责鉴相功能,欠采样环路正常工作,而锁频环路的鉴频鉴相器存在鉴相死区,辅助锁相环锁定到想要的频率上。首先设计了欠采样鉴相器、欠采样电荷泵以及压控环形振荡器,并对这些模块进行...
【文章来源】：电子科技大学四川省211工程院校985工程院校教育部直属院校
【文章页数】：85 页
【学位级别】：硕士
【部分图文】：
(a)ref/PFD/div噪声传递函数幅频特性
第三章低相噪锁相环技术与结构研究25(3-6)3.2低相噪锁相环环路带宽优化技术对低相噪锁相环设计而言，环路带宽的选取至关重要，下面对常用的电荷泵锁相环进行相位噪声分析给出针对低相噪设计的环路带宽选取方法。电荷泵锁相环各模块的噪声分别为参考时钟相位噪声ref,nφ、PFD相位噪声PFD,nφ、CP电流噪声CP,ni、LF电压噪声LF,nV、VCO相位噪声VCO,nφ以及divider相位噪声div,nφ，每个噪声源在PLL相位域模型中的位置如图3-3所示。为方便分析又不失一般性，可以选取电荷泵的充放电电流大小为100μA，VCO振荡频率为1GHz，KVCO取1GHz/V，分频器分频数为50，开环环路带宽1MHz，相位裕度55°，再利用2.3.3小节提供的计算方法计算出二阶环路滤波器参数C1为144.7pF，C2为15.97pF，R1为3.49K。在MATLAB中使用上述参数分别画出各噪声传递函数，如图3-4(a)~(d)所示。图3-3带有噪声的PLL相位域模型图3-4(a)ref/PFD/div噪声传递函数幅频特性图3-4(b)CP噪声传递函数幅频特性()()PLLnf=∑fLFPFDCP1/NPFD,nφCP,niLF,nVVCO,nφdiv,nφref,nφout,nφ
电子科技大学硕士学位论文26图3-4(c)环路滤波器传递函数幅频特性图3-4(d)VCO传递函数幅频特性从图3-4(a)~(d)可知，根据幅频特性的不同，可以把噪声传递函数分为三类：低通、带通以及高通。在图3-4(a)、(b)中，ref、PFD、CP、FD到输出端的增益随频率升高而降低，呈现低通特性，其中参考时钟、PFD、分频器的噪声传递函数相同，为：//()()1()openrefPFDdivPLLopenHsHsNHs=+(3-7)()()1()openCPPLLCPopenNHsHsKHs=+(3-8)LF到PLL输出端的传递函数可以从图3-4(c)中看出为带通，具体为：1()1()VCOLFPLLopenKHssHs=+(3-9)VCO的输出即为PLL输出，在闭环中其传递函数如图3-4(d)所示为高通，表达式为：-1()1()VCOPLLopenHsHs=+(3-10)根据3.1.2小节中的式(3-5)、(3-6)，PLL相噪为各噪声源功率谱密度乘以对应传递函数的模的平方之和，具体的表达式为：222222,,,,2222,,()()*|()|*|()|+V*|()|*|()|PLLrefnPFDndivnrefPLLCPnCPPLLLFnLFPLLVCOnVCOPLLfHsiHsHsHsφφφφ=+++++(3-11)对式(3-11)分析可知，对应不同噪声源传递函数的导通特性，PLL的相噪谱可
【参考文献】：
博士论文
[1]CMOS射频频率综合器的研究设计与优化[D]. 金晶.上海交通大学 2012
硕士论文
[1]CMOS高分辨率宽带锁相环电路设计[D]. 胡远冰.电子科技大学 2018
[2]CMOS环形压控振荡器的研究及应用[D]. 王军.广西师范大学 2017
本文编号：3624949
【文章来源】：电子科技大学四川省211工程院校985工程院校教育部直属院校
【文章页数】：85 页
【学位级别】：硕士
【部分图文】：
(a)ref/PFD/div噪声传递函数幅频特性
第三章低相噪锁相环技术与结构研究25(3-6)3.2低相噪锁相环环路带宽优化技术对低相噪锁相环设计而言，环路带宽的选取至关重要，下面对常用的电荷泵锁相环进行相位噪声分析给出针对低相噪设计的环路带宽选取方法。电荷泵锁相环各模块的噪声分别为参考时钟相位噪声ref,nφ、PFD相位噪声PFD,nφ、CP电流噪声CP,ni、LF电压噪声LF,nV、VCO相位噪声VCO,nφ以及divider相位噪声div,nφ，每个噪声源在PLL相位域模型中的位置如图3-3所示。为方便分析又不失一般性，可以选取电荷泵的充放电电流大小为100μA，VCO振荡频率为1GHz，KVCO取1GHz/V，分频器分频数为50，开环环路带宽1MHz，相位裕度55°，再利用2.3.3小节提供的计算方法计算出二阶环路滤波器参数C1为144.7pF，C2为15.97pF，R1为3.49K。在MATLAB中使用上述参数分别画出各噪声传递函数，如图3-4(a)~(d)所示。图3-3带有噪声的PLL相位域模型图3-4(a)ref/PFD/div噪声传递函数幅频特性图3-4(b)CP噪声传递函数幅频特性()()PLLnf=∑fLFPFDCP1/NPFD,nφCP,niLF,nVVCO,nφdiv,nφref,nφout,nφ
电子科技大学硕士学位论文26图3-4(c)环路滤波器传递函数幅频特性图3-4(d)VCO传递函数幅频特性从图3-4(a)~(d)可知，根据幅频特性的不同，可以把噪声传递函数分为三类：低通、带通以及高通。在图3-4(a)、(b)中，ref、PFD、CP、FD到输出端的增益随频率升高而降低，呈现低通特性，其中参考时钟、PFD、分频器的噪声传递函数相同，为：//()()1()openrefPFDdivPLLopenHsHsNHs=+(3-7)()()1()openCPPLLCPopenNHsHsKHs=+(3-8)LF到PLL输出端的传递函数可以从图3-4(c)中看出为带通，具体为：1()1()VCOLFPLLopenKHssHs=+(3-9)VCO的输出即为PLL输出，在闭环中其传递函数如图3-4(d)所示为高通，表达式为：-1()1()VCOPLLopenHsHs=+(3-10)根据3.1.2小节中的式(3-5)、(3-6)，PLL相噪为各噪声源功率谱密度乘以对应传递函数的模的平方之和，具体的表达式为：222222,,,,2222,,()()*|()|*|()|+V*|()|*|()|PLLrefnPFDndivnrefPLLCPnCPPLLLFnLFPLLVCOnVCOPLLfHsiHsHsHsφφφφ=+++++(3-11)对式(3-11)分析可知，对应不同噪声源传递函数的导通特性，PLL的相噪谱可
【参考文献】：
博士论文
[1]CMOS射频频率综合器的研究设计与优化[D]. 金晶.上海交通大学 2012
硕士论文
[1]CMOS高分辨率宽带锁相环电路设计[D]. 胡远冰.电子科技大学 2018
[2]CMOS环形压控振荡器的研究及应用[D]. 王军.广西师范大学 2017
本文编号：3624949
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3624949.html
