高可靠抗辐射CMOS复合栅工艺

发布时间：2022-02-17 10:20

　　针对CMOS器件栅氧化层的早期失效问题,研究了化学气相沉积（CVD）氧化层/热氧化层的双层复合栅结构。对高温氧化（HTO）层、等离子体增强正硅酸乙酯（PETEOS）和低压正硅酸乙酯（LPTEOS）三种CVD氧化层进行了对比,从中优选HTO层作为复合栅的CVD氧化层,制备了一款专用集成电路（ASIC）,并使用⁶⁰Co源γ射线对其进行3×10³ Gy（Si）总剂量辐照试验。结果表明,HTO/SiO₂复合栅能够满足电路的阈值电压、功耗、延时等参数要求,并具有较好的抗总剂量辐射性能。由于SiO₂层和HTO层中缺陷线的错位排列,避免了复合栅从HTO上表面到SiO₂下表面的漏电通路,明显减少了电路与栅氧化层相关的早期失效。HTO/SiO₂复合栅结构对于小尺寸（亚微米）CMOS和特种工艺器件的栅氧化层可靠性和抗辐射性能的提升具有一定的借鉴价值。 

【文章来源】：半导体技术. 2020,45(08)北大核心

【文章页数】：7 页

【文章目录】：
0 引言
1 实验
2 结果与分析
    2.1 栅介质物理特性
    2.2 栅氧化层电学参数
    2.3 单器件参数
    2.4 老炼筛选
    2.5 辐照试验
3 结论



本文编号：3629263