当前位置:主页 > 科技论文 > 电子信息论文 >

基于SDRAM的LPDDR4高速接口测试与优化

发布时间:2022-02-17 19:14
  近年来,人们对智能移动终端的数据存储需求不断增大,对数据处理速度要求增强,对电池的使用时长也提出更高要求。LPDDR(Low Power Double Data Rate)SDRAM因具备低功耗和高存储密度的特点而广泛应用于移动设备中,至今已发展至LPDDR4,接口传输速率高达400MB/s。传输速率的不断提高为系统提供了更快的数据处理速率以及更宽的处理流量。SOC芯片通过内部LPDDR4接口与片外SDRAM进行实时通信,传输接口是芯片与存储器之间的通信枢纽。现今,通过SIP封装技术将SOC芯片与内存SDRAM封装于一体已成为主流,内部接口与片外SDRAM通过球形封装阵列相连,该技术在实现了系统级集成的同时增加了面积利用率。但与此同时,芯片有限的外露管脚使测试的复杂度急剧增加,如何保证接口与存储器的优良连接性,如何不让传输接口成为芯片与存储器之间通信的短板,如何保证接口实现功能的正确性,都是需要通过测试解决的问题。本论文在深入研究JEDEC发布的LPDDR4 SDRAM标准的基础上,分析与其通信的接口所必须具备的关键因素,阐述了LPDDR4高速I/O接口所实现的功能。参考芯片及接口模块... 

【文章来源】:西安电子科技大学陕西省211工程院校教育部直属院校

【文章页数】:91 页

【学位级别】:硕士

【文章目录】:
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 绪论
    1.1 选题意义
    1.2 课题的发展现状
    1.3 章节安排
第二章 存储器与LPDDR技术
    2.1 存储器封装与测试
        2.1.1 存储器封装技术
        2.1.2 存储器测试通道
    2.2 LPDDR技术标准
        2.2.1 发展过程
        2.2.2 LPDDR4 VS LPDDR3
        2.2.3 LDDR4接口读写操作
    2.3 集成电路测试分类
第三章 接口模块功能分析与测试方案设计
    3.1 芯片的DFT结构设计
        3.1.1 芯片的JTAG结构
        3.1.2 LPDDR4接口模块的TAP结构
    3.2 管脚电路测试
        3.2.1 边界扫描电路
        3.2.2 管脚电路测试原理
        3.2.3 测试方案设计
    3.3 时钟频率与PLL BIST测试
        3.3.1 时钟频率DFT测试
        3.3.2 ADPLL BIST电路
        3.3.3 测试方案设计
    3.4 自动化眼宽测试
        3.4.1 I/OBIST测试原理
        3.4.2 时钟数据恢复电路
        3.4.3 眼宽测试DFT结构
        3.4.4 “大眼”算法
        3.4.5 测试方案设计
第四章 LPDDR4高速I/O接口测试实现
    4.1 测试向量的产生与仿真
        4.1.1 测试向量的产生
        4.1.2 测试向量仿真结果
    4.2 测试实现
        4.2.1 自动测试平台
        4.2.2 建立测试程序
    4.3 测试调试与结果分析
        4.3.1 管脚电路测试
        4.3.2 时钟频率测试
        4.3.3 自动化眼宽测试
第五章 LPDDR4高速I/O接口测试优化
    5.1 测试占空比校正模块
        5.1.1 DCC电路
        5.1.2 DCC模块测试思想
        5.1.3 MATLAB仿真
    5.2 优化管脚电路测试故障覆盖率
        5.2.1 芯片SIP封装
        5.2.2 测试优化
第六章 总结与展望
    6.1 研究结论
    6.2 研究展望
参考文献
致谢
作者简介


【参考文献】:
期刊论文
[1]LPDDR在智能终端中的应用和性能分析[J]. 吴旭.  电子设计工程. 2016(16)
[2]通过LPDDR4和ECC提升移动设备的可靠性和功效[J]. Dean Gans.  中国集成电路. 2015(08)
[3]数字处理器SiP封装工艺设计[J]. 李悦.  电子工艺技术. 2015(02)
[4]存储技术的发展趋势探析[J]. 张雨拜生.  硅谷. 2014(08)
[5]爱德万测试发表DDR4与LPDDR4测试方案[J].   中国集成电路. 2014(03)
[6]基于ATE的RFID测试方法浅析[J]. 王春宇,管金凤,陈燕宁,张海峰.  电子测试. 2013(17)
[7]一种ATE测试向量时序优化算法[J]. 陈辉,姚若河,王晓晗,恩云飞,魏建中.  微电子学. 2011(02)
[8]我国集成电路测试技术现状及发展策略[J]. 俞建峰,陈翔,杨雪瑛.  中国测试. 2009(03)
[9]SIP封装技术现状与发展前景[J]. 李振亚,赵钰.  电子与封装. 2009(02)
[10]IC测试原理-芯片测试原理[J]. 许伟达.  半导体技术. 2006(07)

硕士论文
[1]GHz级数字模块的测试结构设计与实现[D]. 章胜.国防科学技术大学 2011
[2]基于锁相环技术的片内时钟稳定电路[D]. 许明.西安电子科技大学 2010



本文编号:3629958

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3629958.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户13bb0***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com