10位VCO-SAR A/D转换器设计研究

发布时间：2022-04-23 11:05

　　几十年来CMOS工艺尺寸的缩减促使着时域模数转换器（ADC）的发展。一方面,工艺的向前演进意味着电源电压变低,信号摆幅缩小,系统的信噪比降低。另一方面,它减小了MOS管本征增益,导致高性能运算放大器的设计变得愈发困难。然而MOS管的本征频率却随工艺的进步而大幅提高。这一优势可以提升时域分辨率,并让基于时间域处理的模数转换过程变得容易。基于压控振荡器的模数转换器（VCO-based ADC）是时域ADC家族中的一员。相较其他时域ADC,VCO-based ADC的数字化程度更高。其量化过程中涉及的电路单元均可用硬件描述语言实现,并可以被综合出对应版图。但受VCO增益线性度的限制,未经校准的VCO-based ADC更适合于低精度应用场合。因此,很有必要研究如何提升VCO-based ADC的精度。本文对ADC的基本原理和主要性能参数进行了回顾后,详细介绍了奈奎斯特VCO-based ADC和电荷重分配逐次逼近型模数转换器（SAR ADC）的工作原理。在此基础上提出了一种两步式混合结构的ADC,即VCO-SAR ADC。为了提高转换效率,分析了SAR ADC和VCO-based ADC的最... 

【文章页数】：93 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 绪论
    1.1 研究目的与意义
    1.2 国内外研究现状
    1.3 论文结构安排
第二章 ADC基础概述
    2.1 ADC基本原理
    2.2 主要性能参数
        2.2.1 静态性能参数
        2.2.2 动态性能参数
    2.3 本章小结
第三章 VCO-SAR混合型ADC
    3.1 VCO-basedADC结构
    3.2 SARADC结构
    3.3 VCO-SARADC结构
    3.4 非理想效应分析
        3.4.1 VCO增益误差
        3.4.2 差分VCO增益失配
        3.4.3 计数时间误差
    3.5 本章小结
第四章 一种10位5MS/sVCO-SARADC
    4.1 10位VCO-SARADC整体结构
    4.2 DAC电容阵列
        4.2.1 反向单调时序
        4.2.2 线性度分析
    4.3 采样开关
        4.3.1 传统自举开关
        4.3.2 高线性度自举开关
    4.4 动态比较器
        4.4.1 动态比较器结构
        4.4.2 输入失调电压分析
        4.4.3 等效输入噪声分析
    4.5 异步SAR逻辑及时钟产生器
        4.5.1 SAR控制逻辑电路
        4.5.2 DAC建立时间可调的时钟产生电路
    4.6 环形压控振荡器
    4.7 数字电路的实现
        4.7.1 计数器模块
        4.7.2 加法器模块
        4.7.3 编码器模块
    4.8 本章小结
第五章 版图设计与芯片测试
    5.1 版图设计
        5.1.1 电容阵列版图设计
        5.1.2 比较器版图设计
        5.1.3 整体版图
    5.2 芯片测试
    5.3 本章小结
第六章 总结与展望
    6.1 工作总结
    6.2 未来展望
参考文献
致谢
作者简介



本文编号：3647048