高频信号测量解算FPGA逻辑电路的验证方法研究

发布时间：2022-07-20 12:17

　　随着集成电路的飞速发展,无论是在高度集成的ASIC领域还是无生产线模式的FPGA领域,验证在整个芯片开发流程中都占据着越来越重要的地位,同时集成电路行业对验证的高效性和完备性也提出了更高的要求。验证语言的不断发展,推动着验证方法的不断进步。基于SystemVerilog的UVM验证方法学凭借着其高度抽象层次、受约束的随机激励、验证平台可重用性强等特点,成为当今最先进最高效的验证方法之一。本论文的工作重心为分析实习项目中高频信号测量解算FPGA逻辑电路的所有功能点并搭建基于功能覆盖率的、随机约束激励的UVM验证平台进行功能验证。电路需要验证的功能主要包括PCI寄存器接口模块正确配置片上对应偏移地址寄存器,控制与监测系统工作状态;SPI接口模块正确响应PCI寄存器接口发出的读写请求,产生时钟、传输数据等SPI总线时序信号以访问外部寄存器空间;FFT算数运算模块根据寄存器控制完成工作模式和参数配置,通过内部快速傅里叶变换模块、反三角函数模块等算数运算单元正确解算接收到的实部与虚部数据,完成原始信号的信息提取;RX_JESD204B接口模块正确接收外部AD器件发送的高速4通... 

【文章页数】：86 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 绪论
    1.1 课题研究背景
    1.2 国内外研究现状
    1.3 本文研究内容
    1.4 本文章节安排
第二章 UVM验证方法学的研究
    2.1 System Verilog简介
    2.2 UVM验证概述
    2.3 UVM验证平台
    2.4 UVM中的关键机制
        2.4.1 UVM中的Factory机制
        2.4.2 UVM中的Phase机制
        2.4.3 UVM中的Config_db机制
        2.4.4 UVM中的Port机制
        2.4.5 UVM中的Sequence机制
    2.5 UVM中的寄存器模型
    2.6 本章小结
第三章 FPGA逻辑电路功能分析与验证策略
    3.1 FPGA逻辑电路结构及功能
    3.2 电路测试点分解
    3.3 验证思想策略
        3.3.1 验证平台应具备的特性
        3.3.2 功能验证结果分析
        3.3.3 功能覆盖率导向
    3.4 本章小结
第四章 FPGA逻辑电路验证平台的设计与实现
    4.1 验证平台的总体架构
    4.2 验证组件的实现
        4.2.1 transaction的设计
        4.2.2 virtual sequence的设计
        4.2.3 真实sequencer的设计
        4.2.4 driver的设计
        4.2.5 monitor与scoreboard的设计
        4.2.6 agent封装
        4.2.7 功能覆盖率设置
        4.2.8 env，base_test以及顶层搭建
    4.3 RGM模型建立
    4.4 断言的实现
    4.5 本章小结
第五章 测试用例与仿真结果
    5.1 验证环境
    5.2 测试用例与验证结果
        5.2.1 寄存器访问验证
        5.2.2 RX_JESD204B接口验证
        5.2.3 系统工作状态与解算结果验证
    5.3 覆盖率分析
    5.4 本章小结
第六章 总结与展望
    6.1 总结
    6.2 展望
参考文献
致谢
作者简介



本文编号：3663987