折叠插值A/D转换器校准技术的研究与实现
发布时间：2022-09-28 18:00
在数字示波器、软件无线电技术、雷达系统等应用场合,电子系统的工作频率已达GHz水平。作为电子系统的核心模块,ADC的速度精度性能已经成为其整机性能提升的瓶颈。在ADC的众多实现结构中,折叠插值结构在实现超高速、高精度方面具有良好的潜力,但是由于采用了许多开环模块,精度指标对工艺偏差十分敏感,因此必须引入校准技术对误差和非理想因素进行检测和补偿,保证高精度性能的实现,这将是本文的核心议题。本文首先对折叠插值ADC及其校准技术的研究现状进行了详细的调研,明确了折叠插值结构的潜力和校准技术在其高性能实现方面的必要性,根据指标要求,采用了一种双通道时间交织级联流水折叠插值架构。再次,根据提出的架构,分析了存在于通道内的误差和通道间的误差,针对这些误差,研究了现有的各种校准技术,以及信号完整性问题,为本论文ADC校准方案和校准电路的设计做好了技术的积累。最后,针对通道内的失调失配误差,设计了基于电流舵DAC的校准电路和相应的前台自校准方案及流程,消除了工艺偏差带来的过零点偏移对ADC精度的影响；针对通道间采样时间失配误差,巧妙地将误差的校准问题转变为占空比检测问题,并设计了基于连续时间积分器的自...
【文章页数】：81 页
【学位级别】：硕士
【文章目录】：
致谢
摘要
ABSTRACT
第一章 绪论
1.1 选题的背景与意义
1.2 折叠插值ADC校准技术研究现状
1.2.1 折叠插值ADC校准技术国外研究现状
1.2.2 折叠插值ADC校准技术国内研究现状
1.3 论文的主要工作及结构安排
第二章 折叠插值ADC原理与实现架构
2.1 折叠插值ADC工作原理
2.2 折叠插值ADC实现架构
2.2.1 级联折叠内插结构
2.2.2 多级级联流水式折叠内插结构
2.2.3 时间交织结构
2.3 折叠插值ADC实现架构的选择
2.4 本章小结
第三章 折叠插值ADC误差因素分析及校准技术
3.1 校准技术概述
3.2 折叠插值ADC通道内误差校准技术
3.2.1 通道内误差成因及影响分析
3.2.2 通道内误差校准技术
3.3 折叠插值ADC通道间误差校准
3.3.1 通道间误差因素分析
3.3.2 通道间误差校准技术
3.4 芯片应用中的信号完整性问题
3.4.1 信号完整性理论
3.4.2 信号完整性问题的解决措施
3.5 本章小结
第四章 校准电路设计
4.1 基于电流舵DAC的失调失配校准电路设计
4.1.1 模拟通路中失调失配误差获取
4.1.2 电流舵DAC设计
4.1.3 前台自校准流程设计
4.2 时钟失配误差自校准电路设计
4.2.1 采样时间失配误差自校准时钟电路总体结构
4.2.2 时钟传输通路电路设计
4.2.3 时钟失配误差校准电路设计
4.2.4 校准环路仿真结果
4.3 阻抗匹配修调电路设计
4.3.1 总体框架及校准思路
4.3.2 阻抗匹配修调数字控制电路工作流程
4.3.3 模拟校准电路设计
4.3.4 阻抗匹配修调环路总体仿真结果
4.4 本章小结
第五章 总结与展望
5.1 总结
5.2 展望
参考文献
攻读硕士学位期间的学术活动及成果情况
【参考文献】：
期刊论文
[1]预加重在高速电路板中的应用[J]. 李殿来,龚欣,王智君. 电子科技. 2014(08)
[2]单通道8bit 1.4 GS/s折叠内插ADC[J]. 张有涛,李晓鹏,张敏,刘奡,钱峰,陈辰. 固体电子学研究与进展. 2011(04)
[3]同频分布式FuTURE TDD第四代移动通信系统[J]. 刘宝玲,陶小峰,张平. 电子学报. 2007(S1)
[4]超宽带无线通信技术友应用研究[J]. 任春林,文武. 电信快报. 2007(02)
[5]有效设计阻抗匹配电路改善数字电路信号传输的完整性[J]. 庄良,张涌. 电测与仪表. 2006(02)
[6]嵌入式折叠内插式CMOS模/数转换器设计[J]. 朱樟明,杨银堂,孙龙杰,吴晓鹏. 固体电子学研究与进展. 2004(03)
[7]一种CMOS折叠结构ADC中的失调抵消技术[J]. 李志刚,石寅. 半导体学报. 2004(02)
[8]CMOS折叠—插值A/D转换器中的气泡效应研究[J]. 朱江,邵志标. 微电子学. 1998(06)
博士论文
[1]折叠内插模数转换器的高速、低功耗低电压设计方法研究[D]. 林俪.复旦大学 2010
硕士论文
[1]高速串行总线信号完整性分析[D]. 刘晓霞.内蒙古大学 2014
[2]高速互连的信号完整性仿真分析[D]. 马进峰.杭州电子科技大学 2014
[3]高速折叠插值模数转换器的设计[D]. 韩志伟.哈尔滨工业大学 2013
[4]基于时间交错的超高速ADC研究[D]. 高煜寒.电子科技大学 2012
[5]时间交错模数转换器设计与校正研究[D]. 朱凯.复旦大学 2008
[6]高速电路信号完整性分析[D]. 彭元杰.湖南大学 2007
[7]时间交替高速采样技术研究[D]. 尹亮.中国工程物理研究院 2007
[8]基于两片AD6645高精度数据采集系统研究[D]. 张清洪.电子科技大学 2005
本文编号：3682127
【文章页数】：81 页
【学位级别】：硕士
【文章目录】：
致谢
摘要
ABSTRACT
第一章 绪论
1.1 选题的背景与意义
1.2 折叠插值ADC校准技术研究现状
1.2.1 折叠插值ADC校准技术国外研究现状
1.2.2 折叠插值ADC校准技术国内研究现状
1.3 论文的主要工作及结构安排
第二章 折叠插值ADC原理与实现架构
2.1 折叠插值ADC工作原理
2.2 折叠插值ADC实现架构
2.2.1 级联折叠内插结构
2.2.2 多级级联流水式折叠内插结构
2.2.3 时间交织结构
2.3 折叠插值ADC实现架构的选择
2.4 本章小结
第三章 折叠插值ADC误差因素分析及校准技术
3.1 校准技术概述
3.2 折叠插值ADC通道内误差校准技术
3.2.1 通道内误差成因及影响分析
3.2.2 通道内误差校准技术
3.3 折叠插值ADC通道间误差校准
3.3.1 通道间误差因素分析
3.3.2 通道间误差校准技术
3.4 芯片应用中的信号完整性问题
3.4.1 信号完整性理论
3.4.2 信号完整性问题的解决措施
3.5 本章小结
第四章 校准电路设计
4.1 基于电流舵DAC的失调失配校准电路设计
4.1.1 模拟通路中失调失配误差获取
4.1.2 电流舵DAC设计
4.1.3 前台自校准流程设计
4.2 时钟失配误差自校准电路设计
4.2.1 采样时间失配误差自校准时钟电路总体结构
4.2.2 时钟传输通路电路设计
4.2.3 时钟失配误差校准电路设计
4.2.4 校准环路仿真结果
4.3 阻抗匹配修调电路设计
4.3.1 总体框架及校准思路
4.3.2 阻抗匹配修调数字控制电路工作流程
4.3.3 模拟校准电路设计
4.3.4 阻抗匹配修调环路总体仿真结果
4.4 本章小结
第五章 总结与展望
5.1 总结
5.2 展望
参考文献
攻读硕士学位期间的学术活动及成果情况
【参考文献】：
期刊论文
[1]预加重在高速电路板中的应用[J]. 李殿来,龚欣,王智君. 电子科技. 2014(08)
[2]单通道8bit 1.4 GS/s折叠内插ADC[J]. 张有涛,李晓鹏,张敏,刘奡,钱峰,陈辰. 固体电子学研究与进展. 2011(04)
[3]同频分布式FuTURE TDD第四代移动通信系统[J]. 刘宝玲,陶小峰,张平. 电子学报. 2007(S1)
[4]超宽带无线通信技术友应用研究[J]. 任春林,文武. 电信快报. 2007(02)
[5]有效设计阻抗匹配电路改善数字电路信号传输的完整性[J]. 庄良,张涌. 电测与仪表. 2006(02)
[6]嵌入式折叠内插式CMOS模/数转换器设计[J]. 朱樟明,杨银堂,孙龙杰,吴晓鹏. 固体电子学研究与进展. 2004(03)
[7]一种CMOS折叠结构ADC中的失调抵消技术[J]. 李志刚,石寅. 半导体学报. 2004(02)
[8]CMOS折叠—插值A/D转换器中的气泡效应研究[J]. 朱江,邵志标. 微电子学. 1998(06)
博士论文
[1]折叠内插模数转换器的高速、低功耗低电压设计方法研究[D]. 林俪.复旦大学 2010
硕士论文
[1]高速串行总线信号完整性分析[D]. 刘晓霞.内蒙古大学 2014
[2]高速互连的信号完整性仿真分析[D]. 马进峰.杭州电子科技大学 2014
[3]高速折叠插值模数转换器的设计[D]. 韩志伟.哈尔滨工业大学 2013
[4]基于时间交错的超高速ADC研究[D]. 高煜寒.电子科技大学 2012
[5]时间交错模数转换器设计与校正研究[D]. 朱凯.复旦大学 2008
[6]高速电路信号完整性分析[D]. 彭元杰.湖南大学 2007
[7]时间交替高速采样技术研究[D]. 尹亮.中国工程物理研究院 2007
[8]基于两片AD6645高精度数据采集系统研究[D]. 张清洪.电子科技大学 2005
本文编号：3682127
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3682127.html
