14位100MSPS Pipelined SAR ADC研究与设计
发布时间：2022-10-21 21:00
模数转换器（ADC）作为模拟信号向数字信号转换的媒介,是物理世界与数字世界的接口,它的性能逐渐成为模数混合系统性能的决定因素。随着5G时代的临近和自主化智能化设备的兴起,整机内部模数混合芯片对ADC的速度精度和功耗提出了更高的要求。在高速高精度ADC领域,流水线型ADC一直占有主导地位,然而随着工艺尺寸和电源电压的下降,内部MDAC的设计难度越来越大,功耗效率难以提高。逐次逼近型ADC以其数字化程度高、功耗低、兼容性强的特点为模数转换器设计提供了新的思路,模数转换器不再局限于单一结构,产生了很多基于逐次逼近型ADC的混合结构。流水线逐次逼近型ADC作为混合结构的典型代表成为研究的热点。本文以Pipelined SAR ADC这种混合型ADC架构,在40nm CMOS工艺下研究设计了一款14位100MSPS Pipelined SAR ADC。本文采用Top-down的设计理念,根据Pipelined SAR ADC结构和工作特点,结合matlab建模,分析了流水线级数和级精度对速度和功耗的影响,确定系统架构为6（1）+9的分配方案,并对动态残差放大器的特点和主要结...
【文章页数】：95 页
【学位级别】：硕士
【文章目录】：
摘要
abstract
第一章 绪论
1.1 研究工作的背景与意义
1.2 Pipelined SAR ADC的国内外研究历史与发展趋势
1.3 本文的主要工作与创新
1.4 本论文的结构安排
第二章 ADC基本理论与结构
2.1 基本原理
2.2 性能参数
2.2.1 静态参数
2.2.2 动态参数
2.3 ADC的基本结构
2.3.1 快闪型ADC
2.3.2 时间交织型ADC
2.3.3 流水线型ADC
2.3.4 逐次逼近型ADC
2.4 本章小结
第三章 14位100MSPS PIPELINED SAR ADC系统架构设计
3.1 Pipelined SAR ADC结构及工作原理
3.2 Pipelined SAR ADC的系统设计及分析
3.2.1 级数和级精度分析与设计
3.2.2 Pipelined SAR ADC非理想因素分析
3.2.3 冗余技术
3.2.4 动态残差放大器
3.3 14位100MSPS Pipelined SAR ADC架构设计
3.3.1 系统结构
3.3.2 异步时序
3.3.3 校正
3.4 本章小结
第四章 14位100MSPS PIPELINED SAR ADC关键模块设计与仿真
4.1 DAC阵列设计
4.1.1 电容权重设计
4.1.2 电容大小设计
4.1.3 DAC切换方式
4.2 采样电路设计
4.2.1 采样时间
4.2.2 栅压自举开关设计
4.2.3 仿真结果
4.3 比较器设计
4.3.1 噪声失调模型
4.3.2 比较器结构设计
4.3.3 失调自校正
4.3.4 仿真结果
4.4 SAR逻辑设计
4.4.1 DAC开关控制逻辑电路
4.4.2 移位与数据寄存逻辑
4.5 稳定的动态残差放大器设计
4.5.1 电路结构与原理
4.5.2 非理想因素分析与电路设计
4.5.3 PVT补偿
4.6 本章小结
第五章 系统仿真与版图实现
5.1 系统前仿
5.1.1 单级ADC性能
5.1.2 系统性能
5.2 版图设计及后仿
5.2.1 版图布局
5.2.2 电容阵列
5.2.3 版图设计
5.2.4 后仿整体性能
5.3 本章小结
第六章 全文总结与展望
6.1 全文总结
6.2 后续工作展望
致谢
参考文献
攻读硕士学位期间取得的成果
【参考文献】：
博士论文
[1]Pipelined SAR模数转换关键技术研究[D]. 罗建.电子科技大学 2019
[2]基于非二进制量化算法的逐次逼近模数转换器的设计[D]. 杜翎.电子科技大学 2016
硕士论文
[1]分辨率可配置型高速SAR ADC的研究与设计[D]. 王伟.电子科技大学 2016
本文编号：3696369
【文章页数】：95 页
【学位级别】：硕士
【文章目录】：
摘要
abstract
第一章 绪论
1.1 研究工作的背景与意义
1.2 Pipelined SAR ADC的国内外研究历史与发展趋势
1.3 本文的主要工作与创新
1.4 本论文的结构安排
第二章 ADC基本理论与结构
2.1 基本原理
2.2 性能参数
2.2.1 静态参数
2.2.2 动态参数
2.3 ADC的基本结构
2.3.1 快闪型ADC
2.3.2 时间交织型ADC
2.3.3 流水线型ADC
2.3.4 逐次逼近型ADC
2.4 本章小结
第三章 14位100MSPS PIPELINED SAR ADC系统架构设计
3.1 Pipelined SAR ADC结构及工作原理
3.2 Pipelined SAR ADC的系统设计及分析
3.2.1 级数和级精度分析与设计
3.2.2 Pipelined SAR ADC非理想因素分析
3.2.3 冗余技术
3.2.4 动态残差放大器
3.3 14位100MSPS Pipelined SAR ADC架构设计
3.3.1 系统结构
3.3.2 异步时序
3.3.3 校正
3.4 本章小结
第四章 14位100MSPS PIPELINED SAR ADC关键模块设计与仿真
4.1 DAC阵列设计
4.1.1 电容权重设计
4.1.2 电容大小设计
4.1.3 DAC切换方式
4.2 采样电路设计
4.2.1 采样时间
4.2.2 栅压自举开关设计
4.2.3 仿真结果
4.3 比较器设计
4.3.1 噪声失调模型
4.3.2 比较器结构设计
4.3.3 失调自校正
4.3.4 仿真结果
4.4 SAR逻辑设计
4.4.1 DAC开关控制逻辑电路
4.4.2 移位与数据寄存逻辑
4.5 稳定的动态残差放大器设计
4.5.1 电路结构与原理
4.5.2 非理想因素分析与电路设计
4.5.3 PVT补偿
4.6 本章小结
第五章 系统仿真与版图实现
5.1 系统前仿
5.1.1 单级ADC性能
5.1.2 系统性能
5.2 版图设计及后仿
5.2.1 版图布局
5.2.2 电容阵列
5.2.3 版图设计
5.2.4 后仿整体性能
5.3 本章小结
第六章 全文总结与展望
6.1 全文总结
6.2 后续工作展望
致谢
参考文献
攻读硕士学位期间取得的成果
【参考文献】：
博士论文
[1]Pipelined SAR模数转换关键技术研究[D]. 罗建.电子科技大学 2019
[2]基于非二进制量化算法的逐次逼近模数转换器的设计[D]. 杜翎.电子科技大学 2016
硕士论文
[1]分辨率可配置型高速SAR ADC的研究与设计[D]. 王伟.电子科技大学 2016
本文编号：3696369
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3696369.html
