MIMO极化编码协作系统的研究及半平行CA-SCL译码器FPGA实现
发布时间：2023-03-03 13:20
经过多年研究发展,信道编码中的传统低密度校验(Low-Density Parity Check,LDPC)码及Turbo码编码方式已日趋成熟,但误码性能并未能达到香农极限,而由C.E Shannon所提出的极化码,是唯一通过数学计算被证明能够获得香农极限的编码技术。因极化码的优异性能,近年来已备受学者关注及研究,并被选用5G标准编码方案,使极化码的应用价值更高,发展更为深远。论文主要对极化码的编译码性能及在编码协作多输入多输出(Multiple Input Multiple Output,MIMO)系统中的性能进行研究分析,并设计出半平行循环冗余校验辅助(Cyclic Redundancy Check Aided,CA)的连续删除列表(Successive Cancellation List,SCL)译码器。具体研究内容及创新点如下:1)研究传统LDPC码和Turbo码的编译码技术,并在编译码运算复杂度及译码性能上与极化码作宏观比较,分析各自优缺点。通过二进制删除信道(Binary Eliminated Channel,BEC)信道及二进制对称信道(Binary Symmetric C...
【文章页数】：131 页
【学位级别】：硕士
【文章目录】：
摘要
abstract
缩略词
第一章 绪论
1.1 数字通信系统整体框架
1.2 信道编码的发展历史与演变
1.2.1 分组码与卷积码
1.2.2 Turbo码介绍
1.2.3 LDPC码介绍
1.3 极化码的起源及研究现状
1.3.1 极化码的起源
1.3.2 极化码技术发展及研究现状
1.3.3 极化码的硬件实现
1.4 极化码应用
1.4.1 极化码在现代通信中的应用
1.4.2 极化码在协作通信中的应用
1.5 本文主要研究内容安排
第二章 传统可迭代译码的信道编码
2.1 LDPC码编译码技术
2.1.1 校验矩阵的Tanner图
2.1.2 编码技术
2.1.3 BP译码算法
2.2 Turbo码编译码技术
2.2.1 编码技术
2.2.2 MAP译码算法
2.3 LDPC码与Turbo码的性能仿真分析
2.3.1 不同迭代次数下的LDPC码性能
2.3.2 不同交织器下的Turbo码性能
2.4 LDPC码、Turbo码与极化码对比
2.5 本章小结
第三章 极化码理论基础
3.1 信道特性及相关参数
3.1.1 信道容量
3.1.2 巴氏参数
3.1.3 信道截止频率
3.2 常见信道模型
3.2.1 AWGN信道
3.2.2 BEC信道
3.2.3 BSC信道
3.2.4 衰落信道
3.3 信道极化
3.3.1 信道极化现象
3.3.2 信道极化的性质
3.4 信道挑选方法
3.4.1 BEC-Z(W)方法
3.4.2 BSC-Z(W)方法
3.4.3 蒙特卡洛方法
3.5 极化码编码理论
3.5.1 生成矩阵
3.5.2 GN陪集编码
3.5.3 编码复杂度
3.6 本章小结
第四章 极化码译码算法及性能分析
4.1 极化码译码算法
4.1.1 SC译码算法
4.1.2 SCL译码算法
4.1.3 CA-SCL译码算法
4.2 SC类译码算法比较
4.3 极化码译码错误概率分析
4.4 极化码性能分析及译码仿真
4.4.1 信道挑选方法对性能的影响
4.4.2 码长对性能的影响
4.4.3 码率对性能的影响
4.4.4 列表数目对性能的影响
4.4.5 AWGN信道下不同译码算法比较
4.4.6 衰落信道下不同译码算法比较
4.5 极化码定点化译码分析
4.6 本章小结
第五章 Plotkin结构极化码编码协作MIMO系统
5.1 编码协作理论
5.1.1 协作通信基本原理
5.1.2 协作通信协议
5.2 Plotkin结构的极化码
5.2.1 极化码的Plotkin结构
5.2.2 Plotkin结构极化码的编码方式
5.3 Plotkin结构极化码编码协作系统
5.3.1 系统模型
5.3.2 联合译码算法
5.3.3 中断概率分析
5.4 Plotkin结构极化码编码协作MIMO系统
5.4.1 系统模型
5.4.2 中断概率分析
5.4.3 分集合并技术
5.5 Plotkin结构极化码编码协作系统性能分析
5.5.1 编码协作系统性能仿真
5.5.2 中断概率仿真
5.5.3 不同联合译码算法下性能仿真
5.6 Plotkin结构极化码编码协作MIMO系统性能分析
5.6.1 编码协作MIMO系统性能仿真
5.6.2 中断概率仿真
5.6.3 不同联合译码算法下性能仿真
5.6.4 不同编码系统下性能仿真
5.7 本章小结
第六章 极化码CA-SCL译码器的FPGA实现
6.1 传统译码器结构
6.1.1 FFT型 SC结构
6.1.2 树型SC结构
6.1.3 线型SC结构
6.2 半平行SC结构及优化
6.2.1 半平行SC结构
6.2.2 半平行SC结构一级优化
6.2.3 半平行SC结构二级优化
6.3 CA-SCL译码器整体框架设计
6.4 状态存储单元
6.4.1 信道LLR存储结构
6.4.2 内部LLR存储结构
6.5 译码模块
6.5.1 LLR计算模块
6.5.2 修正模块
6.5.3 度量值计算模块
6.5.4 排序模块
6.5.5 部分和项更新模块
6.5.6 控制模块
6.6 多路径CRC设计模块
6.6.1 路径恢复模块
6.6.2 CRC校验模块
6.7 译码器仿真测试与综合结果分析
6.7.1 FPGA硬件测试平台
6.7.2 CA-SCL半平行结构译码器综合结果
6.7.3 译码器性能分析
6.8 本章小结
第七章 总结与展望
7.1 本文工作总结
7.2 后续工作展望
参考文献
致谢
在学期间的研究成果及发表的学术论文
本文编号：3752762
【文章页数】：131 页
【学位级别】：硕士
【文章目录】：
摘要
abstract
缩略词
第一章 绪论
1.1 数字通信系统整体框架
1.2 信道编码的发展历史与演变
1.2.1 分组码与卷积码
1.2.2 Turbo码介绍
1.2.3 LDPC码介绍
1.3 极化码的起源及研究现状
1.3.1 极化码的起源
1.3.2 极化码技术发展及研究现状
1.3.3 极化码的硬件实现
1.4 极化码应用
1.4.1 极化码在现代通信中的应用
1.4.2 极化码在协作通信中的应用
1.5 本文主要研究内容安排
第二章 传统可迭代译码的信道编码
2.1 LDPC码编译码技术
2.1.1 校验矩阵的Tanner图
2.1.2 编码技术
2.1.3 BP译码算法
2.2 Turbo码编译码技术
2.2.1 编码技术
2.2.2 MAP译码算法
2.3 LDPC码与Turbo码的性能仿真分析
2.3.1 不同迭代次数下的LDPC码性能
2.3.2 不同交织器下的Turbo码性能
2.4 LDPC码、Turbo码与极化码对比
2.5 本章小结
第三章 极化码理论基础
3.1 信道特性及相关参数
3.1.1 信道容量
3.1.2 巴氏参数
3.1.3 信道截止频率
3.2 常见信道模型
3.2.1 AWGN信道
3.2.2 BEC信道
3.2.3 BSC信道
3.2.4 衰落信道
3.3 信道极化
3.3.1 信道极化现象
3.3.2 信道极化的性质
3.4 信道挑选方法
3.4.1 BEC-Z(W)方法
3.4.2 BSC-Z(W)方法
3.4.3 蒙特卡洛方法
3.5 极化码编码理论
3.5.1 生成矩阵
3.5.2 GN陪集编码
3.5.3 编码复杂度
3.6 本章小结
第四章 极化码译码算法及性能分析
4.1 极化码译码算法
4.1.1 SC译码算法
4.1.2 SCL译码算法
4.1.3 CA-SCL译码算法
4.2 SC类译码算法比较
4.3 极化码译码错误概率分析
4.4 极化码性能分析及译码仿真
4.4.1 信道挑选方法对性能的影响
4.4.2 码长对性能的影响
4.4.3 码率对性能的影响
4.4.4 列表数目对性能的影响
4.4.5 AWGN信道下不同译码算法比较
4.4.6 衰落信道下不同译码算法比较
4.5 极化码定点化译码分析
4.6 本章小结
第五章 Plotkin结构极化码编码协作MIMO系统
5.1 编码协作理论
5.1.1 协作通信基本原理
5.1.2 协作通信协议
5.2 Plotkin结构的极化码
5.2.1 极化码的Plotkin结构
5.2.2 Plotkin结构极化码的编码方式
5.3 Plotkin结构极化码编码协作系统
5.3.1 系统模型
5.3.2 联合译码算法
5.3.3 中断概率分析
5.4 Plotkin结构极化码编码协作MIMO系统
5.4.1 系统模型
5.4.2 中断概率分析
5.4.3 分集合并技术
5.5 Plotkin结构极化码编码协作系统性能分析
5.5.1 编码协作系统性能仿真
5.5.2 中断概率仿真
5.5.3 不同联合译码算法下性能仿真
5.6 Plotkin结构极化码编码协作MIMO系统性能分析
5.6.1 编码协作MIMO系统性能仿真
5.6.2 中断概率仿真
5.6.3 不同联合译码算法下性能仿真
5.6.4 不同编码系统下性能仿真
5.7 本章小结
第六章 极化码CA-SCL译码器的FPGA实现
6.1 传统译码器结构
6.1.1 FFT型 SC结构
6.1.2 树型SC结构
6.1.3 线型SC结构
6.2 半平行SC结构及优化
6.2.1 半平行SC结构
6.2.2 半平行SC结构一级优化
6.2.3 半平行SC结构二级优化
6.3 CA-SCL译码器整体框架设计
6.4 状态存储单元
6.4.1 信道LLR存储结构
6.4.2 内部LLR存储结构
6.5 译码模块
6.5.1 LLR计算模块
6.5.2 修正模块
6.5.3 度量值计算模块
6.5.4 排序模块
6.5.5 部分和项更新模块
6.5.6 控制模块
6.6 多路径CRC设计模块
6.6.1 路径恢复模块
6.6.2 CRC校验模块
6.7 译码器仿真测试与综合结果分析
6.7.1 FPGA硬件测试平台
6.7.2 CA-SCL半平行结构译码器综合结果
6.7.3 译码器性能分析
6.8 本章小结
第七章 总结与展望
7.1 本文工作总结
7.2 后续工作展望
参考文献
致谢
在学期间的研究成果及发表的学术论文
本文编号：3752762
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3752762.html
