10Gb/s低功耗时钟数据恢复电路设计

发布时间：2023-03-04 17:21

　　数据时钟恢复电路是通信芯片中组成模块之一,主要应用于光纤和金属为传导介质的通讯之中。一般系统由发送端、信号传播通道和接受模块构成。接收模块收到的信号是串行数据流。为了满足高速传输要求,通信系统一般要求时钟信息包含在数据流中。将周期信息从收到的信号中提出来,然后使用提出的周期时钟信号对接受信号进行重新采值,这个信息处理的过程称为时钟恢复和数据恢复,处理信息的设计就是时钟数据恢复电路设计。该设计所达到的极限工作速度制约着通信系统的最高的传导速度值。本文通过对时钟数据恢复电路的技术进行研究,采用低功耗的设计原理实现了一款速度为1OGb/s的高速低功耗CDR电路设计。首先分析了典型的相关电路结构,着重分析研究了基于二类锁相环的时钟数据恢复电路结构。采用典型的系统分析,建立了电路设计完善的理论模型同时获得了电路设计的关键参数之间的联系。经过对比国内外的相关设计指标最终完成了电路的原理设计。通过建立MATLAB模型得到电路带宽为17MHz系统稳定。其次利用电荷控制技术和半速率技术实现了电路中鉴相器的设计。半速率电荷控制鉴相器有着低功耗高速度和易集成等优点,对比典型的二进制鉴相器设计该设计可以减少一...

【文章页数】：88 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 绪论
    1.1 课题研究与研究背景
    1.2 CDR研究现状及趋势
    1.3 本文主要研究内容
    1.4 论文组织结构
第二章 时钟数据恢复电路的理论基础
    2.1 功能及原理
    2.2 指标
        2.2.1 时钟抖动
        2.2.2 抖动传输
        2.2.3 抖动容限
        2.2.4 抖动产生
    2.3 基本结构
        2.3.1 基于二类锁相环的CDR电路
        2.3.2 基于延时相位锁定的CDR电路
        2.3.3 基于相位插值/相位选择的CDR电路
    2.4 本章小结
第三章 时钟数据恢复电路设计
    3.1 整体设计
    3.2 各模块设计
        3.2.1 鉴相器模块设计
        3.2.2 电压电流转换电路设计
        3.2.3 压控振荡器电路设计
        3.2.4 串并转换电路设计
第四章 电路版图设计
    4.1 电路各模块版图设计
    4.2 鉴相器设计
    4.3 VI转换
    4.4 VCO+VCO缓冲器
    4.5 串并转换
    4.6 CDR环路
第五章 时钟数据恢复电路仿真
    5.1 随机噪声仿真
    5.2 TT corner/0.9V/65°
    5.3 SS corner/0.855V/125°
    5.4 FF corner/0.945V/-40°
第六章 总结与展望
参考文献
致谢
作者简介



本文编号：3754682