基于微纳加工技术的原位纳米电学测试芯片的设计与制备

发布时间：2023-03-14 22:00

　　随着集成电路技术的发展,器件性能的提高主要是通过不断缩小集成电路的特征尺寸。而当特征尺寸缩小到纳米尺度,出现了以下问题:(1)随着时钟频率和漏电流功耗的增加,功耗密度也随之增加,器件功耗的增大严重影响器件速度的提高。和传统的摩尔定律时代相比,在More Moore时代,IC技术的发展已从性能驱动走向功耗驱动、性能功耗比驱动。(2)器件的结构越来越复杂,器件结构和材料性能的联系、器件的失效机制等相关研究也存在着一定困难。一种方法是引入新的结构、机理和新的材料,就新材料而言,旨在找到高迁移率沟道材料。此外,纳米材料由于纳米粒子独特的量子效应,电场加载下会出现新的物理特性。如何定量描述电场加载下原子尺度各类效应的影响程度,是在未来器件设计中的关键。要获得原位、动态、电场作用下的一体化材料性能与显微结构间关系的信息,需要借助原位透射电子显微镜。但是,目前基于原位透射电镜的电学测试难以同时解决接触面积小、原位构建多电极器件、样品尺寸限制等问题。本文主要针对目前原位电学测试的不足之处,提出了一种基于微纳加工技术的纳米尺度多电极电学测试芯片的设计和制备,通过和堵片相键合来搭建一种原位纳米多电极电学测...

【文章页数】：62 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第一章 绪论
    1.1 引言
    1.2 电子器件发展现状及趋势
    1.3 原位透射电镜电学测试概述
        1.3.1 原位透射电镜的电学测试原理及现状
        1.3.2 原位构建单电极电学测试
        1.3.3 原位构建多电极电学测试
    1.4 论文的研究内容及意义
第二章 原位纳米电学测试芯片的设计和制备
    2.1 引言
    2.2 原位纳米电学测试芯片的设计
    2.3 原位纳米电学测试芯片的MEMS加工
        2.3.1 工艺流程
        2.3.2 版图设计
        2.3.3 主要工艺讨论
    2.4 原位纳米电学测试芯片的流片
    2.5 本章小结
第三章 原位纳米电学测试芯片的FIB加工与表征
    3.1 引言
    3.2 FIB工作原理
    3.3 芯片的FIB加工
    3.4 结果与讨论
    3.5 本章小结
第四章 堵片的加工及其与芯片的键合
    4.1 引言
    4.2 STM-TEM原位电学测试
    4.3 堵片的设计与加工
        4.3.1 堵片的微纳加工
        4.3.2 堵片的3D打印
    4.4 堵片和芯片的键合
    4.5 本章小结
第五章 总结与展望
    5.1 工作总结
    5.2 工作展望
致谢
参考文献
作者简介



本文编号：3762831